-
公开(公告)号:CN1674084A
公开(公告)日:2005-09-28
申请号:CN200510071749.6
申请日:2005-03-17
Applicant: 夏普株式会社
Abstract: 一种显示装置的驱动装置,包含:具备使源时钟信号升压并向上述各触发器附加的电平移位器的移位寄存器,根据从该移位寄存器的各输出用取样电路对多灰度数据信号取样,并输出到上述多条数据信号线的数据信号线驱动电路;转换显示上述显示画面全体的全画面显示模式和分时显示仅该显示画面一部分的部分画面显示模式的控制电路;生成由一定电压组成的定电压数据写入信号的数据生成部;对于部分画面显示模式的非显示部分,对定电压数据写入信号直接取样并将输出的的选择用信号P输出到多条数据信号线的控制电路。因此,能提供一种在待机时能实现低消费电力化的显示装置的驱动装置、显示装置、及显示装置的驱动方法。
-
公开(公告)号:CN1670795A
公开(公告)日:2005-09-21
申请号:CN200510059245.2
申请日:2005-03-16
Applicant: 夏普株式会社
CPC classification number: G09G3/3688 , G09G3/3677 , G09G2310/0289 , G09G2310/04
Abstract: 本发明揭示一种提供能够减少电平移位器因无效电流而产生的功耗的显示装置的驱动装置、显示装置、以及显示装置的驱动方法。这种显示装置的驱动装置,包含数据信号线驱动电路及控制单元,该数据信号线驱动电路具有移位寄存器,该移位寄存器具有与源极时钟信号同步动作的多级触发器、以及将振幅小于上述触发器的驱动电压的上述源极时钟信号升压后加在上述各触发器上的各电平移位器,与上述源极时钟信号同步传送输入脉冲,上述数据信号线驱动电路根据该移位寄存器的输出,用采样电路将图像显示数据信号进行采样,向上述多条数据信号线输出;该控制单元在图像显示时,使上述源极时钟信号的频率大于以全彩色模式进行多灰度显示的正常显示时的频率。
-
公开(公告)号:CN1577473A
公开(公告)日:2005-02-09
申请号:CN200410063802.3
申请日:2004-07-09
Applicant: 夏普株式会社
CPC classification number: G11C19/28 , G09G3/3677 , G09G3/3688 , G09G2330/021
Abstract: 移位寄存器,按上述每个块来设置控制电路CNi(i=1~n),利用对上述移位寄存器的任意一个的外部的输出以及上述双稳态多谐振荡器Fi的输出,来控制下段电平移动器LSi+1。这样,可以只在该块输出移动输出所需的最小限期间,使该块的电平移动器动作,从而可削减电耗,并且输出SL1~SLn可不互相重合。
-
公开(公告)号:CN1447299A
公开(公告)日:2003-10-08
申请号:CN03108838.4
申请日:2003-03-26
Applicant: 夏普株式会社
CPC classification number: G11C19/00 , G09G3/20 , G09G2300/08 , G09G2310/0267 , G09G2310/0275 , G09G2310/0283 , G09G2310/0286 , G09G2310/08 , G11C19/28
Abstract: 一种移位寄存器及具备该寄存器的显示装置,该移位寄存器具备多级触发器。最末级触发器Fn的复位和最末级前一级触发器Fn-1的复位依据将触发器Fn的输出信号输入触发器Fn-1及触发器Fn来进行。连接触发器Fn上输出信号的输出端子Q和触发器Fn上输出信号的输入端子R的布线上具备使向输出信号的输入端子R的输入延迟的延迟电路。触发器Fn的复位能和前一级触发器Fn-1的复位同时,或在其后进行。以此可防止因触发器不能被复位而引起电路误动作。
-
公开(公告)号:CN107615392B
公开(公告)日:2020-11-10
申请号:CN201680024299.1
申请日:2016-04-21
Applicant: 夏普株式会社
Abstract: 本发明提供一种移位寄存器。在移位寄存器的单位电路(11)中设有在全导通输出时通过漏极端子将截止电位提供到节点(n1)的晶体管(Tr10)。将全导通控制信号(AON)提供到晶体管(Tr10)的栅极端子。对晶体管(Tr10)的源极端子不提供从电源电路供给的低电平电位(VSS),而是提供在全导通输出时成为低电平的初始化信号(INIT)。因为全导通控制信号(AON)和初始化信号(INIT)从外部被供给,所以即使在通常动作时噪声叠加于低电平电位(VSS)的情况下,晶体管(Tr10)也不导通,电荷没有从节点(n1)漏掉。由此,能够对从电源电路供给的截止电位上叠加的噪声所导致的移位寄存器的误动作进行防止。
-
公开(公告)号:CN110164388A
公开(公告)日:2019-08-23
申请号:CN201811360900.1
申请日:2018-11-15
Applicant: 夏普株式会社
IPC: G09G3/36 , G09G3/3208 , G09G3/32 , G02F1/1362
Abstract: 一种显示面板,抑制异形的显示部的亮度不均。在显示部的边缘,包含为曲线状的异形边缘(RE),信号切换电路的端部(SKZ)位于异形边缘的外侧,驱动器(GD1)配置为在第1方向(D1)来看与信号切换电路的端部不重叠,在俯视时,第n扫描信号线(Gn)与异形边缘(RE)交叉,经过异形边缘与信号切换电路的端部的间隙而引绕到驱动器(GD1)。
-
公开(公告)号:CN104137170B
公开(公告)日:2017-03-15
申请号:CN201380010407.6
申请日:2013-02-28
Applicant: 夏普株式会社
CPC classification number: G09G3/3677 , G09G2310/0245 , G09G2310/0286 , G09G2320/0257 , G09G2330/021 , G09G2330/025 , G09G2330/04 , G11C19/28
Abstract: 实现与以往相比不增加电路元件的数量并且不降低耐压可靠性就能进行栅极总线的全选择驱动的显示装置。在构成栅极驱动器内的移位寄存器的级构成电路中,对薄膜晶体管(Tr4)和薄膜晶体管(Tr3)的源极端子提供用于使全部栅极总线同时为选择状态的全选择信号(ALL-ON),全选择信号(ALL-ON)为低电位电源,薄膜晶体管(Tr4)用于使QB节点为低电平,QB节点是为了使扫描信号(OUT)为低电平而设置的;薄膜晶体管(Tr3)用于使Q节点为低电平,Q节点是为了使扫描信号(OUT)为高电平而设置的。对栅极驱动器提供低电位电源的配线(ALL-ON配线)和对栅极驱动器以外的电路提供低电位电源的配线(VSS配线)是相互独立的电源线。
-
公开(公告)号:CN103098376B
公开(公告)日:2016-06-22
申请号:CN201180042282.6
申请日:2011-09-01
Applicant: 夏普株式会社
IPC: H03K17/687 , G09G3/20 , H01L21/768 , H01L23/522 , H03K17/06 , H03K19/0175
CPC classification number: H03K17/687 , G09G3/3677 , G09G2300/0426 , G09G2310/0286 , H01L27/124 , H01L27/1255 , H03K3/356008 , H03K3/356026 , H03K19/01714
Abstract: 本发明涉及一种至少包括一个晶体管的晶体管电路,晶体管(Tr1)与电源布线(33)的连接部中的至少一部分由构成该晶体管(Tr1)的沟道的材料来形成。由此,能够减小晶体管电路的电路面积。
-
公开(公告)号:CN105637590A
公开(公告)日:2016-06-01
申请号:CN201480055146.4
申请日:2014-08-25
Applicant: 夏普株式会社
CPC classification number: G09G3/3677 , G09G2300/0814 , G09G2310/0286 , G11C19/28
Abstract: 根据本发明的一个实施方式的移位寄存器由多个单位电路从属连接而成,所述单位电路包括:电流回路连接在被提供第一时钟信号的时钟端子和输出端子之间的第一输出晶体管;电流回路连接在所述输出端子和规定电位节点之间的第二输出晶体管;设定部,该设定部在控制信号为有效的情况下,将所述输出端子的信号电平设定为规定的信号电平;第一输出控制部,该第一输出控制部在所述控制信号为有效的情况下,响应所述控制信号并使所述第一输出晶体管截止,在所述控制信号为非有效的情况下,响应第二时钟信号并将输入信号提供至所述第一输出晶体管的控制电极;以及第二输出控制部,该第二输出控制部在所述控制信号为有效的情况下,使所述第二输出晶体管截止。
-
公开(公告)号:CN103036548B
公开(公告)日:2016-01-06
申请号:CN201210242283.1
申请日:2008-08-20
Applicant: 夏普株式会社
IPC: H03K17/687 , G09G3/36
CPC classification number: G09G3/3677 , G09G2300/0408 , G09G2300/0426 , G09G2310/0289 , G11C19/28 , H01L27/124 , H03K17/161 , H03K17/162 , H03K17/687
Abstract: 包括n沟道型的多个晶体管的电路(10)具备:漏极端子被输入输入信号、从源极端子输出输出信号的晶体管(T1)和漏极端子被输入控制信号(D)、源极端子连接到晶体管(T1)的栅极端子的晶体管(T2)。晶体管(T2)的栅极端子和晶体管(T2)的源极端子相互连接。由此,提供包括相同导电型的晶体管的、能够降低噪声的影响的半导体装置和具备该半导体装置的显示装置。
-
-
-
-
-
-
-
-
-