-
公开(公告)号：CN117956889A
公开(公告)日：2024-04-30
申请号：CN202410015163.0
申请日：2024-01-04
Applicant: 华中科技大学
Abstract: 本发明提供了HfN‑Ge‑Sb‑Te相变材料及低功耗相变存储器，属于微纳电子领域，其通式为(HfN)x(Ge‑Sb‑Te)1‑x，x为HfN的分子数占总分子数的百分比，其中Ge‑Sb‑Te系合金与HfN的晶格失配度大于20％，以抑制Ge‑Sb‑Te相变存储材料的晶化程度。本发明将HfN掺杂到Ge‑Sb‑Te系合金内，并保证HfN与Ge‑Sb‑Te系合金的晶格失配度大于20％，从而能够使HfN‑Ge‑Sb‑Te相变材料形成更稳定的非晶结构，显著抑制其晶化程度，缩小其晶化区域，进而提高Ge‑Sb‑Te系相变材料的非晶稳定性，大大降低Ge‑Sb‑Te系相变存储器件的RESET功耗。
-
公开(公告)号：CN117693205A
公开(公告)日：2024-03-12
申请号：CN202211057851.0
申请日：2022-08-29
Abstract: 本申请实施例公开了一种存储器、存储装置和电子设备，属于存储技术领域。该存储器中包括多个存储单元，每个存储单元包括两层电极层、及位于该两层电极层之间的多层相变层；每层相变层包括绝缘基体和相变体，每层相变层的绝缘基体上具有第一通孔，每层相变层的相变体填充于所述第一通孔中；在多层相变层中，相邻两层相变层的两个相变体接触；在该两个相变体的截面积相等的情况下，该两个相变体所接触的面积小于该两个相变体的截面积；相变体的截面积是相变体的垂直于第一通孔孔轴方向的截面的面积。本申请提供的存储器中的存储单元能够实现多值存储。
-
公开(公告)号：CN117198378A
公开(公告)日：2023-12-08
申请号：CN202311316198.X
申请日：2023-10-11
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于FPGA的存储器阵列测试系统，用于对还未封装且未添加外围电路的存储器进行测试，包括：FPGA，作为整个测试系统的控制模块；激励源，用于输出对存储器单元的操作电压；读电路，用于读取选中存储单元的电阻值；阵列选通模块，包括行选通电路和列选通电路，用于选择阵列中的单个存储单元；上位机，用于根据用户操作输出对脉冲电压的脉宽与幅值，扫描电压的步进时间、步进电压与扫描点数，所选中存储单元的字线与位线的控制信号，并将接收来自FPGA的电阻数据以图表形式呈现。本发明在PCB上搭建测试电路，相较于传统的探针测试，有效降低测试时间，提高测试效率，为存储器阵列搭建外围集成电路前进行原型验证。
-
公开(公告)号：CN116963586A
公开(公告)日：2023-10-27
申请号：CN202310928545.8
申请日：2023-07-26
Applicant: 华中科技大学
Abstract: 本发明提供了一种选通管材料、选通管单元及其制备方法，属于微纳米电子技术领域，选通管单元包括衬底以及依次堆叠于衬底上的第一电极层、选通管材料层和第二电极层；选通层材料为包括Si、Te及A的化合物，其中A为掺杂元素，且为C、N、O及P中的至少一种；选通管材料的化学通式为SixTeyA100‑x‑y，其中x、y为元素的原子百分比，且10≤x≤60，40≤y≤90，0＜100‑x‑y≤50。本发明提供的选通管材料组分简单、无毒，且易于制备，通过进一步元素掺杂可以减小漏电流和提高热稳定性。
-
公开(公告)号：CN116645993A
公开(公告)日：2023-08-25
申请号：CN202310557040.5
申请日：2023-05-17
Applicant: 华中科技大学
IPC: G11C13/00
Abstract: 本发明提供了一种三维相变存储器的读写系统，属于相变存储器的读写领域，读写系统包括逻辑控制模块、读驱动电路模块、写驱动电路模块、带隙基准模块、片内高速时钟模块和升压电荷泵模块；逻辑控制模块将三维相变存储器与外界进行交互，判断执行何种操作；读驱动模块读取三维相变存储器的状态；升压电荷泵模块对带隙基准模块进行二倍升压；写驱动电路模块对三维相变存储器提供写脉冲激励；片内高速时钟模块将片外低速时钟信号输入，并将其在片内转化为高速时钟信号；带隙基准模块提供参考电压；三维相变存储器进行读写擦操作。本发明解决了现有三维相变存储器读写电路进行操作时功耗大且SET操作时间较长的问题。
-
Patent Agency Ranking
公开(公告)号：CN116246981A
公开(公告)日：2023-06-09
申请号：CN202310128119.6
申请日：2023-02-14
Applicant: 华中科技大学
Abstract: 本发明提供了一种提高老化3D NOR FLASH芯片擦写速度的方法及系统，属于信息存储器领域，方法包括：当待测3D NOR FLASH芯片目标扇区处于正常工作状态时，根据预设程序对目标扇区循环依次进行写入、读取和擦除操作，每隔若干次循环次数，记录目标扇区当前写入和擦除的时长；基于目标扇区当前写入和擦除的时长，若判断待测3D NOR FLASH芯片的工作状态已达到老化阈值，则控制加热时长和温度，对待测3D NOR FLASH芯片进行加热操作，提升待测3D NOR FLASH芯片读写擦速度。本发明解决了芯片老化后，擦写速度退化下降导致工作效率变低的问题。
-
公开(公告)号：CN114912253A
公开(公告)日：2022-08-16
申请号：CN202210423142.3
申请日：2022-04-21
Applicant: 华中科技大学
Abstract: 本发明提供了一种相变储存材料中掺杂材料与基体材料的选配方法，属于相变存储技术领域，其依次基于以下原则进行选配：基于基体材料低熔点原则，基于掺杂材料择优成键原则，基于掺杂材料间隙掺杂原则，基于自发析出原则选配掺杂元素，基于界面热稳定原则，综合以上原则，选配掺杂元素，采用电热仿真方式预测界面对焦耳热量的影响，热量越高且越集中则认为材料体系越优，采用第一性原理仿真，预测析出相界面对原子迁移的影响，从而预测器件的循环耐久性能。本发明通过理论计算与预测确定材料类型及掺杂效果，可以大幅度减少实验上材料和器件制备工艺、微观分析及器件测试的工作量，节省自析出掺杂相变材料及器件的研发成本，提高研发效率。
-
公开(公告)号：CN112490359B
公开(公告)日：2022-08-05
申请号：CN202011371102.6
申请日：2020-11-30
Applicant: 华中科技大学
IPC: H01L45/00
Abstract: 本发明属于微电子器件及存储器技术领域，公开了一种基于AAO模板的Sb单元素纳米颗粒相变储存器及其制备方法；通过引入AAO模板，对Sb单元素相变颗粒在三维尺度上进行限制，提高Sb单元素相变层的非晶稳定性。其制备方法包括：在底电极层上沉积一层金属铝，通过二次阳极氧化方法在未经光刻胶掩模的裸露部分形成多孔氧化铝，并得到纳米尺寸的孔阵列。向纳米孔阵列内填充单元素Sb材料，用化学机械抛光方法控制垂直方向上的尺度，制备顶电极后即可得到基于Sb单元素纳米颗粒的新型相变储存器件。基于AAO模板的Sb单元素纳米颗粒相变储存器彻底消除了常规化合物相变材料多次操作之后出现的成分偏析问题，从根本上解决相变存储器的失效难题。
-
公开(公告)号：CN113013329B
公开(公告)日：2022-07-05
申请号：CN202110196024.9
申请日：2021-02-22
Applicant: 华中科技大学
IPC: H01L45/00
Abstract: 本发明公开了一种透明的自选色的异质结忆阻器及其制备方法，属于集成微电子器件技术领域。异质结忆阻器包括：透明衬底，附着于透明衬底上的透明下电极，附着于透明下电极上的功能层，以及附着于功能层上的透明上电极；功能层由氧化物和ZnS构成，氧化物作为开关介质层，ZnS作为颜色调控层和开关介质层，通过改变ZnS的厚度来实现不同颜色的选择。本发明通过对该忆阻器中关键的功能层组成进行改进，利用ZnS和氧化物的阻变特性，可实现基础忆阻器的基本功能；利用ZnS的厚度可调节器件的颜色选取；同时，由于器件本身材料具有良好的透明特性，因此具有良好的显示特性。
-
公开(公告)号：CN110212088B
公开(公告)日：2021-10-08
申请号：CN201910523441.2
申请日：2019-06-17
Applicant: 华中科技大学
IPC: H01L45/00
Abstract: 本发明公开了一种二维材料相变存储单元，包括衬底，从下到上依次设置于衬底上方的下电极、相变层、上电极，以及二维材料层，二维材料层设置于相变层与所述下电极的接触面，还设置于相变层与上电极的接触面。本发明中采用的二维材料具有非常小的热导率，除了界面形成的热阻，其本身也能减小热量的散失，降低写入电流，提高电热效率；二维材料层还具有很好的机械力学性能，如高弹性系数，高抗压性能和断裂强度等，能起到缓冲的作用，在相变过程中，相变层受到的热膨胀挤压应力及应变更小，因此能有效减小相变温升过程中相变层与电极层之间的应力应变，提高器件的寿命及擦写次数。
-
-
-
-
-
-
-
-
-
Search Results
149
records
(took 0.044 seconds)
