公开(公告)号：CN103782389B

公开(公告)日：2017-02-15

申请号：CN201280042349.0

申请日：2012-08-15

Applicant: 住友电气工业株式会社

Inventor： 日吉透 ,  增田健良 ,  和田圭司

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L29/66068 ,  H01L29/1608 ,  H01L29/7395

Abstract: 在n型碳化硅衬底（90）上形成p型集电极层101e）。在集电极层（101e）的顶表面侧上形成n型漂移层（102）。形成设置在漂移层（102）上的p型体区（103）以及设置在体区（103）上以通过体区（103）与漂移层（102）分离的n型发射极区204）。通过移除碳化硅衬底（90）来暴露集电极层（101e）的底表面侧（101B）。

公开(公告)号：CN103959472B

公开(公告)日：2016-08-17

申请号：CN201280056840.9

申请日：2012-10-16

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  日吉透

IPC: H01L29/739 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/66333 ,  H01L21/02529 ,  H01L21/043 ,  H01L21/0455 ,  H01L29/0834 ,  H01L29/1608 ,  H01L29/165 ,  H01L29/66068 ,  H01L29/7393 ,  H01L29/7395

Abstract: 碳化硅衬底(30)包括：具有彼此相反的第一表面(S1)和第二表面(S2)的n型漂移层(32)；被设置在n型漂移层(32)的第一表面(S1)中的p型体区(33)；被设置在p型体区(33)上的n型发射极区(34)，该n型发射极区(34)与n型漂移层(32)被p型体区(33)分开。栅极绝缘膜(11)被以下述方式设置在p型体区(33)上，使得连接n型漂移层(32)和n型发射极区(34)。p型硅集电极层(70)被以下述方式直接地设置在碳化硅衬底(30)上，使得面向n型漂移层(32)的第二表面(S2)。

公开(公告)号：CN105448959A

公开(公告)日：2016-03-30

申请号：CN201510520872.5

申请日：2015-08-21

Applicant: 住友电气工业株式会社

Inventor： 日吉透

IPC: H01L29/06 ,  H01L29/16 ,  H01L21/336 ,  H01L29/78

Abstract: 本发明涉及制造碳化硅半导体器件的方法和碳化硅半导体器件。所述方法包括以下步骤：准备具有第一主表面和位于与第一主表面相对的第二主表面上的碳化硅衬底，在该第一主表面上形成外延层，该外延层具有第一导电类型并具有位于与其上有碳化硅衬底的侧相反的侧上的第三主表面，在该外延层中形成沟槽，该沟槽包括与第三主表面相交的侧壁和连接到侧壁的底部，加宽沟槽的开口，以及在沟槽中形成嵌入区，该嵌入区具有不同于第一导电类型的第二导电类型。邻近嵌入区的外延层和嵌入区构成超结结构。该方法进一步包括以下步骤：在嵌入区上形成具有第二导电类型的杂质区，在该杂质区上形成第一电极，以及形成与第二主表面相接触的第二电极。

公开(公告)号：CN105448672A

公开(公告)日：2016-03-30

申请号：CN201510518439.8

申请日：2015-08-21

Applicant: 住友电气工业株式会社

Inventor： 日吉透

IPC: H01L21/04

CPC classification number: H01L29/1608 ,  H01L21/02378 ,  H01L21/02447 ,  H01L21/02529 ,  H01L21/02587 ,  H01L21/0262 ,  H01L21/02634 ,  H01L21/02658 ,  H01L21/02664 ,  H01L21/0475 ,  H01L21/30625 ,  H01L21/324 ,  H01L29/0615 ,  H01L29/32 ,  H01L29/36 ,  H01L29/6606 ,  H01L29/7395 ,  H01L29/861 ,  H01L29/8611 ,  H01L29/872 ,  H01L21/0445

Abstract: 本发明涉及碳化硅外延衬底及其制造方法以及碳化硅半导体器件。所述制造碳化硅外延衬底的方法包括以下步骤：准备碳化硅衬底；和在碳化硅衬底上形成碳化硅层。在该制造方法中，在形成碳化硅层的步骤中，重复生长外延层的步骤和抛光外延层的表面的步骤两次或更多次。

公开(公告)号：CN105304713A

公开(公告)日：2016-02-03

申请号：CN201510434885.0

申请日：2015-07-22

Applicant: 住友电气工业株式会社

Inventor： 内田光亮 ,  日吉透

IPC: H01L29/78 ,  H01L29/36 ,  H01L21/336

CPC classification number: H01L29/7802 ,  H01L21/046 ,  H01L21/0485 ,  H01L29/045 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/1037 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41758 ,  H01L29/4238 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7813 ,  H01L29/78 ,  H01L29/36

Abstract: 本发明涉及碳化硅半导体器件。提供了一种具有改善的开关特性的碳化硅半导体器件。MOSFET包括碳化硅层、栅极绝缘膜、栅电极和源电极。碳化硅层包括漂移区、体区和接触区。在主表面中，源电极与接触区相接触。MOSFET被配置成使得源电极相对于接触区的接触电阻不小于1×10-4Ωcm2且不大于1×10-1Ωcm2。而且，当在主表面的平面图中看时，接触区的面积不小于体区的面积的10％。

公开(公告)号：CN105190899A

公开(公告)日：2015-12-23

申请号：CN201480008388.8

申请日：2014-01-24

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良 ,  日吉透

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/1608 ,  H01L29/045 ,  H01L29/0623 ,  H01L29/0878 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/7813

Abstract: 第一漂移层(81a)具有面向第一电极(98)并电连接到第一电极(98)的第一表面(P1)，和与第一表面(P1)相反的第二表面(P2)。第一漂移层(81a)具有杂质浓度NA。缓和区(71)设置在第一漂移层(81a)的第二表面(P2)的一部分中。第一漂移层(81a)和第二漂移层(81b)形成其中掩埋有缓和区(71)的漂移区(81)。第二漂移层(81b)具有杂质浓度NB，满足NB＞NA。体区(82)、源区(83)和第二电极(94)设置在第二漂移层(81b)上。

公开(公告)号：CN104737292A

公开(公告)日：2015-06-24

申请号：CN201380055289.0

申请日：2013-10-08

Applicant: 住友电气工业株式会社

Inventor： 日吉透 ,  斋藤雄

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/049 ,  H01L21/02164 ,  H01L21/02236 ,  H01L29/12 ,  H01L29/1608 ,  H01L29/42368 ,  H01L29/66068 ,  H01L29/66712 ,  H01L29/7395 ,  H01L29/78 ,  H01L29/7802

Abstract: 提供了一种碳化硅衬底(10)，包括第一杂质区(17)、阱区(13)、以及通过阱区(13)与第一杂质区(17)分离的第二杂质区(14)。二氧化硅层(15)被形成为与第一杂质区(17)和阱区(14)接触。栅电极(27)被形成在二氧化硅层(15)上。含硅材料(22)被形成在第一杂质区(17)上。含硅材料(22)被氧化。二氧化硅层(15)包括第一杂质区(17)上的第一二氧化硅区(15a)和阱区(13)上的第二二氧化硅区(15b)。第一二氧化硅区(15a)的厚度大于第二二氧化硅区(15b)的厚度(T2)。因此，能够提供能够实现改进的开关特性并且抑制漏电流的减小的碳化硅半导体器件及其制造方法。

公开(公告)号：CN104685632A

公开(公告)日：2015-06-03

申请号：CN201380051524.7

申请日：2013-10-21

Applicant: 住友电气工业株式会社

Inventor： 日吉透 ,  和田圭司

IPC: H01L29/47 ,  H01L29/06 ,  H01L29/872

CPC classification number: H01L29/872 ,  H01L21/0485 ,  H01L21/0495 ,  H01L29/045 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0661 ,  H01L29/1608 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/66143

Abstract: 碳化硅衬底(10)的第一主表面(P1)具有位于元件部(CL)中的平坦表面(FT)以及位于终端部(TM)中的侧壁表面(ST)。碳化硅衬底(10)具有杂质层(11)，其具有位于第一主表面(P1)和第二主表面(P2)的平坦表面(FT)的每一个处的部分。在平坦表面(FT)上，肖特基电极(31)接触杂质层(11)。在第二主表面(P2)上，对电极(42)接触杂质层(11)。绝缘膜(21)覆盖侧壁表面(ST)。侧壁表面(ST)相对于{000-1}面倾斜不小于50°且不大于80°。这抑制了碳化硅半导体器件(101)的泄漏电流。

公开(公告)号：CN104662664A

公开(公告)日：2015-05-27

申请号：CN201380048989.7

申请日：2013-09-04

Applicant: 住友电气工业株式会社

Inventor： 山田俊介 ,  日吉透 ,  增田健良 ,  和田圭司

IPC: H01L29/06 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7811 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0638 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7802

Abstract: 一种碳化硅半导体器件(1)，包括元件区(IR)以及保护环区(5)。半导体元件(7)设置在元件区(IR)中。保护环区(5)在平面图中围绕元件区(IR)并且具有第一导电类型。半导体元件(7)包括具有与第一导电类型不同的第二导电类型的漂移区(12)。保护环区(5)包括线性区(B)以及接续连接至线性区(B)的曲率区(A)。通过将曲率区(A)的内周部(2c)的曲率半径(R)除以所述漂移区(12)的厚度(Tl)获得的值为不小于5且不大于10。因此，可提供能在提高击穿电压的同时抑制导通态电流降低的碳化硅半导体器件(1)。

公开(公告)号：CN104205339A

公开(公告)日：2014-12-10

申请号：CN201380017424.2

申请日：2013-04-08

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  日吉透 ,  增田健良

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/0661 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/7397 ,  H01L29/7813

Abstract: 在本发明中，碳化硅衬底(100)具有：具有第一导电类型的第一层(121)、设置在第一层(121)上并且具有第二导电类型的第二层(122)、和设置在第二层(122)上并且掺杂有提供第一导电类型的杂质的第三层(123)。碳化硅衬底(100)具有形成为穿过第三层(123)和第二层(122)并延伸到第一层(121)的沟槽(TR)。第一层(121)在离开第一层(121)中沟槽(TR)的位置上具有杂质的浓度峰值。结果，提供了具有很容易形成的电场缓和结构的碳化硅半导体器件。