-
公开(公告)号:CN104854702B
公开(公告)日:2018-03-20
申请号:CN201380065488.X
申请日:2013-11-27
Applicant: 住友电气工业株式会社
IPC: H01L29/06 , H01L21/336 , H01L29/12 , H01L29/78
CPC classification number: H01L29/0623 , H01L21/765 , H01L29/0634 , H01L29/0661 , H01L29/1608 , H01L29/66068 , H01L29/7397 , H01L29/78 , H01L29/7802 , H01L29/7811 , H01L29/7813 , H01L29/872
Abstract: 碳化硅膜(90)具有第一和第二主表面(P1、P2)。第二主表面(P2)具有元件形成表面(PE)以及终端表面(PT)。碳化硅膜(90)具有构成第一主表面(P1)以及与第一主表面(P1)相反的中间表面(PM)的第一范围(RA),以及提供在中间表面(PM)上并构成元件形成表面(PE)的第二范围(RB)。第一范围(RA)包括:第一击穿保持层(81A);以及部分提供在终端部(TM)中的中间表面(PM)处的保护环区(73)。第二范围(RB)具有第二击穿保持层(81B)。第二范围(RB)具有在终端部(TM)中仅具有第二击穿保持层(81B)的结构以及仅设置在元件部(CL)和终端部(TM)中的元件部(CL)中的结构。
-
公开(公告)号:CN105074933B
公开(公告)日:2018-01-23
申请号:CN201480008899.X
申请日:2014-02-04
Applicant: 住友电气工业株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/12
CPC classification number: H01L21/049 , H01L21/045 , H01L29/045 , H01L29/12 , H01L29/1608 , H01L29/4236 , H01L29/42368 , H01L29/513 , H01L29/66068 , H01L29/78 , H01L29/7813 , H01L29/7827
Abstract: 沟槽(TR)具有分别由第一至第三半导体层(121至123)构成的第一至第三侧表面(SW1至SW3)。在第一绝缘膜(210)中包括的第一侧壁部(201S)具有分别位于第一至第三侧表面(SW1至SW3)上的第一至第三区域(201a至201c)。第二绝缘膜(202)具有位于第一侧壁部(201S)上的第二侧壁部(202S)。第二侧壁部(202S)具有一端(E1)和另一端(E2),一端(E1)连接到第二绝缘膜的第二底部(202S),另一端(E2)位于第一区域(201a)或第二区域(201b)中的一个上,且距第三区域(201c)一定距离。因此,可以使得栅电极电容小。
-
公开(公告)号:CN107068732A
公开(公告)日:2017-08-18
申请号:CN201611177191.4
申请日:2013-09-04
Applicant: 住友电气工业株式会社
Abstract: 一种碳化硅半导体器件(1),包括元件区(IR)以及保护环区(5)。半导体元件(7)设置在元件区(IR)中。保护环区(5)在平面图中围绕元件区(IR)并且具有第一导电类型。半导体元件(7)包括具有与第一导电类型不同的第二导电类型的漂移区(12)。保护环区(5)包括线性区(B)以及接续连接至线性区(B)的曲率区(A)。通过将曲率区(A)的内周部(2c)的曲率半径(R)除以所述漂移区(12)的厚度(Tl)获得的值为不小于5且不大于10,所述保护环区中的杂质浓度为不小于8×1012cm‑2且不大于1.4×1013cm‑2。因此,可提供能在提高击穿电压的同时抑制导通态电流降低的碳化硅半导体器件(1)。
-
公开(公告)号:CN104584220B
公开(公告)日:2017-07-11
申请号:CN201380042833.8
申请日:2013-07-04
Applicant: 住友电气工业株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/12
CPC classification number: H01L29/66666 , H01L21/02529 , H01L21/02636 , H01L21/049 , H01L21/28255 , H01L21/3065 , H01L21/308 , H01L29/045 , H01L29/1608 , H01L29/407 , H01L29/4236 , H01L29/42368 , H01L29/511 , H01L29/66068 , H01L29/66734 , H01L29/7397 , H01L29/7813
Abstract: 形成了碳化硅衬底(100),其包括:具有第一导电类型的第一层(121),具有第二导电类型的第二层(122),以及具有第一导电类型的第三层(123)。形成具有内表面的沟槽(TR),所述内表面包括侧壁面(SW)和底面(BT),侧壁面穿透第三层(123)和第二层(122)且到达第一层(121),底面由第一层形成(121)。形成了覆盖底面(BT)的硅膜。通过在沟槽(TR)中的氧化在内表面上形成栅氧化膜(201)。栅氧化膜(201)包括通过碳化硅衬底的氧化形成的第一部分(201A)和通过在底面(BT)上的硅膜的氧化形成的第二部分(201B)。因此,提供了一种用于制造耐高压碳化硅半导体器件(500)的方法。
-
公开(公告)号:CN104380472B
公开(公告)日:2017-04-19
申请号:CN201380033600.1
申请日:2013-06-11
Applicant: 住友电气工业株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/12
CPC classification number: H01L29/1608 , H01L21/3065 , H01L29/045 , H01L29/0623 , H01L29/0696 , H01L29/4236 , H01L29/4238 , H01L29/66068 , H01L29/7802 , H01L29/7813
Abstract: 漂移层(81)形成了碳化硅层(101)的第一主表面(P1)并且具有第一导电类型。提供源区(83)使得通过体区(82)与漂移层(81)分隔开,并且源区形成第二主表面(P2),并且具有第一导电类型。缓和区(71)设置在漂移层(81)内并且具有距第一主表面(P1)的距离(Ld)。缓和区(71)具有第二导电类型,并且具有杂质剂量(Drx)。漂移层(81)在第一主表面(P1)和缓和区(71)之间具有杂质浓度(Nd)。满足Drx>Ld·Nd的关系。因此,提供了具有高耐受电压的碳化硅半导体器件。
-
公开(公告)号:CN102770961B
公开(公告)日:2017-04-05
申请号:CN201180010776.6
申请日:2011-12-07
Applicant: 住友电气工业株式会社
IPC: H01L29/78 , H01L21/28 , H01L21/316 , H01L21/3205 , H01L21/336 , H01L29/12 , H01L29/739
CPC classification number: H01L29/7802 , H01L21/0475 , H01L29/1608 , H01L29/66068
Abstract: 一种制造MOSFET(100)的方法,该包括以下步骤:制备碳化硅衬底(1),在该碳化硅衬底(1)上形成有源层(7),在该有源层(7)上形成栅极氧化物膜(91),在该栅极氧化物膜(91)上形成栅电极(93),在该有源层(7)上形成源极接触电极(92)以及在该源极接触电极(92)上形成源极互连(95)。形成该源极互连(95)的步骤包括以下步骤:在该源极接触电极(92)上形成导体膜以及通过利用反应离子蚀刻蚀刻该导体膜,来处理该导体膜。然后,制造MOSFET 100的方法进一步包括以下步骤:在处理该导体膜的步骤之后,执行将所述衬底(1)加热至不低于50℃的温度的退火。
-
公开(公告)号:CN106449380A
公开(公告)日:2017-02-22
申请号:CN201610804072.0
申请日:2013-06-18
Applicant: 住友电气工业株式会社
IPC: H01L21/04 , H01L29/16 , H01L21/335 , H01L29/739 , H01L29/78 , H01L29/04 , H01L29/34
CPC classification number: H01L29/1608 , H01L21/0445 , H01L21/049 , H01L21/2636 , H01L21/324 , H01L29/045 , H01L29/34 , H01L29/51 , H01L29/66068 , H01L29/7395 , H01L29/7802
Abstract: 本发明涉及碳化硅半导体器件。所述碳化硅半导体器件包括:碳化硅衬底、氧化物膜、栅电极、以及第一电极和第二电极。所述第一电极和所述第二电极被配置为使得能够通过施加到所述栅电极的栅极电压来控制在所述第一电极和所述第二电极之间流动的电流。首次测量的所述碳化硅半导体器件的第一阈值电压和已经向所述碳化硅半导体器件连续施加了1000小时应力之后测量的所述碳化硅半导体器件的第二阈值电压之间的差在±0.2V以内。所述应力的施加是在所述第一电极的电压是0V并且所述第二电极的电压是0V的情况下,向所述栅电极施加45kHz的、从-5V到+15V变化的所述栅极电压。
-
公开(公告)号:CN104025300B
公开(公告)日:2017-02-22
申请号:CN201280065718.8
申请日:2012-12-14
Applicant: 住友电气工业株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/12
CPC classification number: H01L29/1608 , H01L21/0475 , H01L21/049 , H01L21/3065 , H01L29/045 , H01L29/0696 , H01L29/4236 , H01L29/518 , H01L29/66068 , H01L29/78 , H01L29/7802 , H01L29/7813
Abstract: 一种碳化硅半导体器件(100),其包括:绝缘膜(126);碳化硅层(109),该碳化硅层进一步包括被绝缘膜(126)覆盖的表面。该表面包括第一区域(R1)。第一区域(R1)至少部分地具有第一面取向。该第一面取向是(0-33-8)面、(30-3-8)面、(-330-8)面、(03-3-8)面、(-303-8)面和(3-30-8)面中的任何一个。
-
公开(公告)号:CN103782389B
公开(公告)日:2017-02-15
申请号:CN201280042349.0
申请日:2012-08-15
Applicant: 住友电气工业株式会社
IPC: H01L29/12 , H01L21/336 , H01L29/739 , H01L29/78
CPC classification number: H01L29/66068 , H01L29/1608 , H01L29/7395
Abstract: 在n型碳化硅衬底(90)上形成p型集电极层101e)。在集电极层(101e)的顶表面侧上形成n型漂移层(102)。形成设置在漂移层(102)上的p型体区(103)以及设置在体区(103)上以通过体区(103)与漂移层(102)分离的n型发射极区204)。通过移除碳化硅衬底(90)来暴露集电极层(101e)的底表面侧(101B)。
-
公开(公告)号:CN105556675A
公开(公告)日:2016-05-04
申请号:CN201480048603.7
申请日:2014-07-23
Applicant: 住友电气工业株式会社
Inventor: 增田健良
IPC: H01L29/12 , H01L21/20 , H01L21/265 , H01L21/336 , H01L29/78
CPC classification number: H01L29/1608 , H01L21/02164 , H01L21/046 , H01L21/0485 , H01L21/049 , H01L29/045 , H01L29/4916 , H01L29/51 , H01L29/66068 , H01L29/7802
Abstract: 一种SiC半导体器件(1),其包括:SiC衬底(10),形成在SiC衬底(10)的表面(10A)上的并由SiO2制成的栅极绝缘膜(20),和形成在栅极绝缘膜(20)上的栅电极(30)。在从SiC衬底(10)和栅极绝缘膜(20)之间的界面(21)起10nm以内的区域中的氮浓度的最大值大于或等于3×1019cm-3。在从栅极绝缘膜(20)和栅电极(30)之间的界面(22)起10nm以内的区域中的氮浓度的最大值小于或等于1×1020cm-3。
-
-
-
-
-
-
-
-
-