-
公开(公告)号:CN108614787A
公开(公告)日:2018-10-02
申请号:CN201810426245.9
申请日:2018-05-07
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种DDR3基带板卡,属于通信技术领域,该基带板卡包含1片现场可编程门阵列(Field-Programmable Gate Array,FPGA)芯片和多片DDR3内存芯片;多片的DDR3内存芯片均连接至所述FPGA芯片,所述基带板卡为12层结构,多片的DDR3内存芯片分别设置在不同的层级,且12层结构中还设置有4层地平面,从而使得高速信号线的电源与地之间更好地耦合,并减小电磁干扰。本发明通过对基带板卡上的DDR3的设计,保证了基带板传输数据的可靠性,同时考虑到维护效率以及生产成本等问题,降低了工艺复杂度以及生产成本,产生了较好的经济效益。
-
-
公开(公告)号:CN108040366A
公开(公告)日:2018-05-15
申请号:CN201711341156.6
申请日:2017-12-14
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种基于频偏校正的随机接入前导信号检测方法,属于通信测试技术领域。该方法为计算可用的时频资源,生成64个前导序列,随机选择一个作为发送前导序列;找到当前为PRACH时域子帧的子帧;根据相关参数通过ML最大似然准则估计多普勒频偏值,作频偏补偿;对处理之后的信号进行去循环前缀、降采样滤波和傅里叶变换操作;将前导序列与本地ZC根序列作频域相关;对频域相关序列进行快速傅里叶逆变换、模平方和多天线合并操作,计算功率延时谱能量PDP并与检测门限A,B进行比较,获取前导序号ID、时间提前量TA。本发明解决了随机接入过程前导信号检测问题中出现的频偏问题,且明显改善了接收端的漏检概率,提高了随机接入的成功率。
-
-