-
公开(公告)号：CN104699882B
公开(公告)日：2019-01-22
申请号：CN201410500073.7
申请日：2014-09-26
Applicant: 重庆大学
IPC: G06F17/50
Abstract: 本发明公开了一种通用性可逆时序机的设计方法。本方法包括步骤：利用可逆逻辑元件CDE构成s‑CDE；利用逻辑元件RT，IRT和s‑CDE构成s‑RD和s‑IRD；利用逻辑元件s‑RD和s‑IRD构成m‑信号s‑状态转换器和m‑信号s‑状态逆转换器；利用m‑信号s‑状态转换器，m‑信号s‑状态逆转换器和s‑CDE构成可逆时序机。本方法构造的可逆时序机可以有任意s种内部状态，可以在任意两个状态间改变，也可以在某一状态保持不变；本方法构造的可逆时序机是一个完全通用的m‑符号s‑状态可逆时序机，它是一个具有通用性的可逆时序机模块，可以被具体化为任意具体的计算模型，对于需求内部状态大于2的情况也完全适用。
Search Results
1
records
(took 0.011 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
