-
公开(公告)号：CN101099140B
公开(公告)日：2010-06-16
申请号：CN200680001740.0
申请日：2006-02-07
Applicant: 索尼计算机娱乐公司
Inventor： 铃置雅一
IPC: G06F13/28
CPC classification number: G06F13/28
Abstract: 本发明所披露的方法和装置，用于对DMA命令分配标识符，该标识符用于与有关包含DMA命令的状态信息的DMA表的条目的关联；接收关于完成由DMA命令定义的DMA数据传送的表示；以及将与DMA数据传送相关的DMA表条目的状态信息更新成表示已完成DMA数据传送。
-
公开(公告)号：CN101084505B
公开(公告)日：2010-04-21
申请号：CN200580043788.3
申请日：2005-11-11
Applicant: 索尼计算机娱乐公司
IPC: G06F21/00
Abstract: 公开了用于将处理单元置于多个操作模式的一个或多个中的方法和设备，其中：该设备包括本地存储器；总线，可操作来将信息携带到该本地存储器或者从该本地存储器中携带出信息；一个或多个算术处理单元，可以操作来处理数据并且可操作地连接到该本地存储器；以及安全电路，可以操作来将该设备置于操作模式中，其中所述多种操作模式包括：该设备和外部装置可以启动通过总线的、到或者来自存储器的数据传送的第一模式，该设备和外部装置都不可以启动通过总线的、到或者来自存储器的数据传送的第二模式，和该设备可以启动通过总线的、到或者来自存储器的数据传送而外部设备不能启动通过总线的、到或者来自存储器的数据传送的第三模式。
-
公开(公告)号：CN1149851C
公开(公告)日：2004-05-12
申请号：CN97114146.0
申请日：1997-09-19
Applicant: 索尼计算机娱乐公司
Inventor： 铃置雅一
CPC classification number: H04N19/94 , A63F2300/203 , A63F2300/66 , H04N19/186 , H04N19/20 , H04N19/46 , H04N19/61 , H04N19/70
Abstract: 一种用于处理代表具有图像值的多个像素的图像数据的方法及其设备，包括步骤：将图像数据分成多个图像区域，每个区域具有预定尺寸并包括多个像素；编码对于每个图像区域的图像数据；产生规定所述图像数据的每个像素值是透明还是不透明的辅助数据；发送编码的图像数据和辅助数据；产生用于每个图像区域的颜色查询表，所述颜色查询表具有多个有代表性的颜色；并且其中所述发送步骤发送所述颜色查询表的信息。所述方法还包括步骤：解码对于每个图像区域的所述编码图像数据；根据每个图像区域的所述辅助数据，校正解码的图像数据的每个像素的像素值；以及绘制解码的原始图像数据；检测与一确定像素相邻的像素是透明还是不透明的；以及当所述确定像素是与透明像素相邻的不透明像素时将所述确定像素的数据绘制成半透明像素。克服了图像噪声和像素透明数据处理方面的问题。
-
公开(公告)号：CN1412721A
公开(公告)日：2003-04-23
申请号：CN02127597.1
申请日：1997-05-10
Applicant: 索尼计算机娱乐公司
Inventor： 铃置雅一
IPC: G06T15/00
CPC classification number: G06T17/20
Abstract: 一种记录介质、记录和信息处理装置和方法，可以在减少成本的情况下实现数据的有效和高速处理。主CPU响应用户的操作来转换一个多边形的坐标，并将该多边形的数据经过主总线传送给可编程包引擎。该包引擎计算表示在深度方向上该多边形位置的Z值、将所述多边形分割成一定数量的子多边形、根据法线矢量和曲面参数转换所述子多边形顶点的坐标值并产生由所述子多边形组成的曲面。图形处理单元将子多边形的数据写入帧缓冲器并执行绘制处理。
-
公开(公告)号：CN100555174C
公开(公告)日：2009-10-28
申请号：CN200680001272.7
申请日：2006-05-09
Applicant: 索尼计算机娱乐公司
Inventor： 铃置雅一
CPC classification number: G06F1/3203 , G06F1/206 , G06F1/3237 , G06F1/3287 , G06F9/3004 , G06F9/30083 , G06F9/3836 , G06F9/3838 , G06F9/384 , Y02D10/128 , Y02D10/16 , Y02D10/171
Abstract: 计算系统内的一或多个处理器和与本地存储器相关的处理器可以实际连接到允许在主存储器和本地存储器之间进行数据传送的主存储器，其中计算系统可以执行的操作包含：在计算系统内生成一或多个处理器的暂停条件；暂停一或多个处理器；把来自一或多个处理器的本地存储器的数据保存到主存储器；休眠一或多个处理器；恢复一或多个处理器的功率；把来自一或多个处理器的所保存的数据传送回到一个发起处理器或到计算系统中指定的目的处理器。
-
Patent Agency Ranking
公开(公告)号：CN101084505A
公开(公告)日：2007-12-05
申请号：CN200580043788.3
申请日：2005-11-11
Applicant: 索尼计算机娱乐公司
IPC: G06F21/00
Abstract: 公开了用于将处理单元置于多个操作模式的一个或多个中的方法和设备，其中：该设备包括本地存储器；总线，可操作来将信息携带到该本地存储器或者从该本地存储器中携带出信息；一个或多个算术处理单元，可以操作来处理数据并且可操作地连接到该本地存储器；以及安全电路，可以操作来将该设备置于操作模式中，其中所述多种操作模式包括：该设备和外部装置可以启动通过总线的、到或者来自存储器的数据传送的第一模式，该设备和外部装置都不可以启动通过总线的、到或者来自存储器的数据传送的第二模式，和该设备可以启动通过总线的、到或者来自存储器的数据传送而外部设备不能启动通过总线的、到或者来自存储器的数据传送的第三模式。
-
公开(公告)号：CN1496516A
公开(公告)日：2004-05-12
申请号：CN02806347.3
申请日：2002-03-19
Applicant: 索尼计算机娱乐公司
CPC classification number: G06F9/4893 , A63F2300/20 , A63F2300/538 , Y02D10/24
Abstract: 提供一种用于宽带网络上的高速处理的计算机体系结构和编程模型。该体系结构使用一致的模块化结构，公用计算模块和统一的软件单元。公用计算模块包括控制处理器，多个处理单元，由处理单元处理其程序的多个局部存储器，直接存储器存取控制器和共享主存储器。还提供了一种用于协调处理单元从共享主存储器读数据和向其写数据的同步系统和方法。提供了硬件沙箱结构，用于确保处理单元正在处理的程序中间的数据不会被破坏。
-
公开(公告)号：CN1496511A
公开(公告)日：2004-05-12
申请号：CN02806348.1
申请日：2002-03-19
Applicant: 索尼计算机娱乐公司
IPC: G06F12/14 , G06F15/16 , G06F15/163 , G06F15/167 , G06F15/17 , G06F15/173 , G06F15/177
CPC classification number: G06F12/1466 , H04L69/12
Abstract: 提供一种用于宽带网络上的高速处理的计算机体系结构和编程模型。该体系结构使用一致的模块化结构，公用计算模块和统一的软件单元。公用计算模块包括控制处理器，多个处理单元，由处理单元处理其程序的多个局部存储器，直接存储器存取控制器和共享主存储器。还提供了一种用于协调处理单元从共享主存储器读数据和向其写数据的同步系统和方法。提供了硬件沙箱结构，用于确保处理单元正在处理的程序中间的数据不会被破坏。
-
公开(公告)号：CN1111301C
公开(公告)日：2003-06-11
申请号：CN95103279.8
申请日：1995-04-07
Applicant: 索尼计算机娱乐公司
CPC classification number: G06T15/503
Abstract: 一种图象生成装置包括一个用来从帧缓冲器中读取前面已经绘制的图象的象素数据的读取电路、一个用来把从该帧缓冲器中读取的该象素数据与将要进行下一次绘制操作的对应位置的象素数据按规定的混合比率加以混合的混合电路、一个用来把作为在该混合电路混合的结果的象素数据写入该帧缓冲器的对应象素位置的写入电路、一个用来存储一组混合比率的混合比率存储部分、以及一个用来根据包含在绘图命令中的混合比率选择信息从混合比率存储部分中选择将要供给混合电路的混合比率的变址存储器。
-
公开(公告)号：CN1198557A
公开(公告)日：1998-11-11
申请号：CN98109421.X
申请日：1998-03-27
Applicant: 索尼计算机娱乐公司
Inventor： 铃置雅一
IPC: G06T1/00
CPC classification number: G06T1/20
Abstract: 一种数据处理装置,根据插在数据中的元指令传送数据。从存储在标签地址寄存器Dn TADR中的地址ADDR0中读出第一元指令。传送具有由第一元指令规定的长度的第一元指令后的数据。读出存储在由第一元指令规定的地址ADDR2中的第二元指令。及传送具有由第二元指令规定的长度的第二元指令后的数据。读出存储在由第二元指令规定的地址ADDR1中的第三元指令,及传送具有由第三元指令规定的长度的第三元指令后的数据。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.026 seconds)
