-
Patent Agency Ranking
公开(公告)号：CN101521499A
公开(公告)日：2009-09-02
申请号：CN200910004638.1
申请日：2009-03-02
Applicant: 索尼株式会社
Abstract: 本申请公开了一种相位检测器、一种相位比较器、以及一种时钟同步设备。一种触发器电路包括：第一锁存器电路，其接收数据信号和上升延迟时钟信号的输入，根据上升延迟时钟信号的下降而升高第一节点的信号，并且根据上升延迟时钟信号的上升而降低第一节点的信号；第二锁存器电路，其接收第一节点的信号和时钟信号的输入，并且在时钟信号下降的定时降低第二节点的信号；第三锁存器电路，其接收第二节点的信号和时钟信号的输入，并且生成用于维持数据信号的输出信号；以及下拉电路，其利用上升延迟时钟信号下拉第一节点的信号。
-
公开(公告)号：CN101414825B
公开(公告)日：2012-06-27
申请号：CN200810170249.1
申请日：2008-10-16
Applicant: 索尼株式会社
CPC classification number: H04N5/335 , G09G3/20 , G09G5/008 , G09G2300/0408 , G09G2310/08 , H03L7/0812 , H03L7/0814 , H04N5/3765
Abstract: 一种延迟锁定环型的时钟信号生成电路，其包括：延迟线路，其被配置为延迟第一时钟信号以生成第二时钟信号；延迟量控制器，其被配置为改变延迟线路中的延迟量，使得第二时钟信号的相位同步于第一时钟信号的相位；假锁定检测部，其被配置为检测第一时钟信号和第二时钟信号的假锁定状态；以及假锁定状态解除部，其被配置为在检测到假锁定状态的情况下改变延迟线路中的延迟量。
-
公开(公告)号：CN101547007B
公开(公告)日：2012-05-30
申请号：CN200910129892.4
申请日：2009-03-30
Applicant: 索尼株式会社
CPC classification number: H03L7/0814 , H03L7/0818 , H03L7/093
Abstract: 一种延迟锁相环电路，包括：相位比较器，检测外部时钟和内部时钟之间的相位差；上/下计数器，根据来自所述相位比较器的输出信号来控制延迟时间；以及延迟线，包括与从所述上/下计数器输出的信号的多个位对应的多个单元延迟电路，以便控制外部时钟的延迟以使外部时钟与内部时钟相一致，并且在该延迟线中，由所述上/下计数器的输出中的相同位的输出控制的单元延迟电路在所述多个延迟电路的连接中并不串联地彼此相邻连接。
-
公开(公告)号：CN101414825A
公开(公告)日：2009-04-22
申请号：CN200810170249.1
申请日：2008-10-16
Applicant: 索尼株式会社
CPC classification number: H04N5/335 , G09G3/20 , G09G5/008 , G09G2300/0408 , G09G2310/08 , H03L7/0812 , H03L7/0814 , H04N5/3765
Abstract: 一种延迟锁定环型的时钟信号生成电路，其包括：延迟线路，其被配置为延迟第一时钟信号以生成第二时钟信号；延迟量控制器，其被配置为改变延迟线路中的延迟量，使得第二时钟信号的相位同步于第一时钟信号的相位；假锁定检测部，其被配置为检测第一时钟信号和第二时钟信号的假锁定状态；以及假锁定状态解除部，其被配置为在检测到假锁定状态的情况下改变延迟线路中的延迟量。
-
公开(公告)号：CN101547007A
公开(公告)日：2009-09-30
申请号：CN200910129892.4
申请日：2009-03-30
Applicant: 索尼株式会社
CPC classification number: H03L7/0814 , H03L7/0818 , H03L7/093
Abstract: 一种延迟锁相环电路，包括：相位比较器，检测外部时钟和内部时钟之间的相位差；上/下计数器，根据来自所述相位比较器的输出信号来控制延迟时间；以及延迟线，包括与从所述上/下计数器输出的信号的多个位对应的多个单元延迟电路，以便控制外部时钟的延迟以使外部时钟与内部时钟相一致，并且在该延迟线中，由所述上/下计数器的输出中的相同位的输出控制的单元延迟电路在所述多个延迟电路的连接中并不串联地彼此相邻连接。
-
-
-
-
Search Results
5
records
(took 0.029 seconds)
