公开(公告)号：CN104866007A

公开(公告)日：2015-08-26

申请号：CN201510088930.1

申请日：2015-02-26

Applicant: 精工爱普生株式会社

Inventor： 秋山千里

IPC: G06F1/04 ,  G06F21/34

Abstract: 本发明提供一种微型计算机以及电子设备，其能够在抑制处理速度降低的同时减少指令与消耗电流之间的关联。微型计算机包括：实施指令处理的处理部(CPU30)；生成使指令处理的工作时机发生变化的控制数据(CTL)的控制数据生成部(20)。控制数据生成部(20)具有：产生随机数数据的随机数产生部(21)；对随机数数据进行加工并以使同一逻辑的位不会连续产生预定个的方式生成控制数据(CTL)的代码转换部(22)。处理部根据控制数据(CTL)而实施使工作时机发生变化的指令处理。

公开(公告)号：CN1228721C

公开(公告)日：2005-11-23

申请号：CN02120016.5

申请日：2002-05-10

Applicant: 精工爱普生株式会社

Inventor： 笠原昌一郎 ,  秋山千里 ,  小松史和

IPC: G06F13/00

CPC classification number: G06F13/385

Abstract: 本发明的课题是将包含USB2.0等物理层的电路的宏单元MC1配置在集成电路装置ICD的隅角上。将数据端子DP、DM配置在沿着边SD1的I/O区域IOR1中，将时钟生成电路14、取样时钟生成电路22的电源端子PVDD、PVSS、XVDD、XVSS、以及时钟端子XI、XO配置在沿着边SD2的I/O区域IOR2中。沿着边SD3设置与包含用户逻辑的宏单元MC2的接口区域。将接收电路100配置在IOR1的DR1一侧，将时钟生成电路14配置在IOR2的DR2一侧，将取样时钟生成电路22配置在接收电路100的DR1一侧且在时钟生成电路14的DR2一侧。将发送电路104配置在接收电路100的DR2一侧且在数据端子DP、DM的DR1一侧。

公开(公告)号：CN1385797A

公开(公告)日：2002-12-18

申请号：CN02120016.5

申请日：2002-05-10

Applicant: 精工爱普生株式会社

Inventor： 笠原昌一郎 ,  秋山千里 ,  小松史和

IPC: G06F13/00

CPC classification number: G06F13/385

Abstract: 本发明的课题是将包含USB2.0等物理层的电路的宏单元MC1配置在集成电路装置ICD的隅角上。将数据端子DP、DM配置在沿着边SD1的I/O区域IOR1中,将时钟生成电路14、取样时钟生成电路22的电源端子PVDD、PVSS、XVDD、XVSS、以及时钟端子XI、XO配置在沿着边SD2的I/O区域IOR2中。沿着边SD3设置与包含用户逻辑的宏单元MC2的接口区域。将接收电路100配置在IOR1的DR1一侧,将时钟生成电路14配置在IOR2的DR2一侧,将取样时钟生成电路22配置在接收电路100的DR1一侧且在时钟生成电路14的DR2一侧。将发送电路104配置在接收电路100的DR2一侧且在数据端子DP、DM的DR1一侧。