公开(公告)号：CN1241265C

公开(公告)日：2006-02-08

申请号：CN02142596.5

申请日：2002-09-24

Applicant: 精工爱普生株式会社

Inventor： 虾名昭彦 ,  井上晋

IPC: H01L27/10 ,  H01L21/8239 ,  H01L21/8247

CPC classification number: H01L27/11568 ,  H01L27/115

Abstract: 一种包含存储单元的半导体装置，所述存储单元具有通过第2栅极绝缘层而形成在半导体基片上的字栅、杂质层和侧壁状的第1、第2控制栅极。通过所述杂质层而形成相邻的所述第1、第2控制栅极与共用接触部连接。共用接触部包括接触导电层、阻挡绝缘层及帽形绝缘层。所述接触导电层与所述第1及第2控制栅极连接。所述帽形绝缘层至少形成在所述阻挡绝缘层上。

公开(公告)号：CN1494155A

公开(公告)日：2004-05-05

申请号：CN02142596.5

申请日：2002-09-24

Applicant: 精工爱普生株式会社

Inventor： 虾名昭彦 ,  井上晋

IPC: H01L27/10 ,  H01L21/8239 ,  H01L21/8247

CPC classification number: H01L27/11568 ,  H01L27/115

Abstract: 一种包含存储单元的半导体装置，所述存储单元具有通过第2栅极绝缘层而形成在半导体基片上的字栅、杂质层和侧壁状的第1、第2控制栅极。通过所述杂质层而形成相邻的所述第1、第2控制栅极与共用接触部连接。共用接触部包括接触导电层、阻挡绝缘层及帽形绝缘层。所述接触导电层与所述第1及第2控制栅极连接。所述帽形绝缘层至少形成在所述阻挡绝缘层上。

公开(公告)号：CN1290195C

公开(公告)日：2006-12-13

申请号：CN02142593.0

申请日：2002-09-24

Applicant: 精工爱普生株式会社

Inventor： 虾名昭彦 ,  井上晋

IPC: H01L27/10 ,  H01L21/8239 ,  H01L21/8247

CPC classification number: H01L27/11568 ,  H01L27/105 ,  H01L27/11573

Abstract: 一种包含存储单元的半导体装置，所述存储单元具有通过第1栅极绝缘层而形成在半导体基片上的字栅、杂质层和侧壁状的第1、第2控制栅极。通过所述杂质层而形成相邻的所述第1、第2控制栅极与共用接触部连接。共用接触部包括第1接触导电层、第2接触导电层及凸缘状的第3接触导电层。所述第3接触导电层被设置在所述第1接触导电层及所述第2接触导电层上。

公开(公告)号：CN1494154A

公开(公告)日：2004-05-05

申请号：CN02142593.0

申请日：2002-09-24

Applicant: 精工爱普生株式会社

Inventor： 虾名昭彦 ,  井上晋

IPC: H01L27/10 ,  H01L21/8239 ,  H01L21/8247

CPC classification number: H01L27/11568 ,  H01L27/105 ,  H01L27/11573

Abstract: 一种包含存储单元的半导体装置，所述存储单元具有通过第1栅极绝缘层而形成在半导体基片上的字栅、杂质层和侧壁状的第1、第2控制栅极。通过所述杂质层而形成相邻的所述第1、第2控制栅极与共用接触部连接。共用接触部包括第1接触导电层、第2接触导电层及凸缘状的第3接触导电层。所述第3接触导电层被设置在所述第1接触导电层及所述第2接触导电层上。

公开(公告)号：CN1287456C

公开(公告)日：2006-11-29

申请号：CN02142594.9

申请日：2002-09-24

Applicant: 精工爱普生株式会社

Inventor： 虾名昭彦 ,  井上晋

IPC: H01L27/105 ,  H01L21/8239 ,  H01L21/8247

CPC classification number: H01L27/11568 ,  H01L27/115

Abstract: 一种包含存储单元的半导体装置，所述存储单元具有通过第1栅极绝缘层而形成在半导体基片上的字栅、杂质层和侧壁状的第1、第2控制栅极。所述第1、第2控制栅极的剖面形状为矩形。

公开(公告)号：CN1181534C

公开(公告)日：2004-12-22

申请号：CN02143119.1

申请日：2002-09-13

Applicant: 精工爱普生株式会社

Inventor： 虾名昭彦 ,  井上晋

IPC: H01L21/822 ,  H01L21/8247

CPC classification number: H01L27/11568 ,  H01L27/105 ,  H01L27/11573

Abstract: 一种半导体装置的制造方法，在同一基板上形成包括存储单元的存储器区域和包括外围电路等的逻辑电路区域，包括：不对逻辑电路区域内的阻挡层和第1导电层进行模样化、而对存储器区域内的阻挡层和第1导电层的指定区域进行模样化的工序、至少在存储器区域内的第1导电层的两侧面上形成侧壁状的控制栅的工序、将逻辑电路区域内的第1导电层模样化后形成MOS晶体管的栅极电极的工序、让非易失性存储装置以及MOS晶体管的栅极电极、源极区域以及漏极区域的表面硅化的工序、在形成第2绝缘层之后、让存储器区域的阻挡层露出并且不让逻辑电路区域内的栅极电极露出地对第2绝缘层进行研磨的工序。

公开(公告)号：CN1497727A

公开(公告)日：2004-05-19

申请号：CN02142594.9

申请日：2002-09-24

Applicant: 精工爱普生株式会社

Inventor： 虾名昭彦 ,  井上晋

IPC: H01L27/105 ,  H01L21/8239 ,  H01L21/8247

CPC classification number: H01L27/11568 ,  H01L27/115

Abstract: 一种包含存储单元的半导体装置，所述存储单元具有通过第1栅极绝缘层而形成在半导体基片上的字栅、杂质层和侧壁状的第1、第2控制栅极。所述第1、第2控制栅极的剖面形状为矩形。

公开(公告)号：CN1405880A

公开(公告)日：2003-03-26

申请号：CN02143119.1

申请日：2002-09-13

Applicant: 精工爱普生株式会社

Inventor： 虾名昭彦 ,  井上晋

IPC: H01L21/822 ,  H01L21/8247

CPC classification number: H01L27/11568 ,  H01L27/105 ,  H01L27/11573

Abstract: 一种半导体装置的制造方法，在同一基板上形成包括存储单元的存储器区域和包括外围电路等的逻辑电路区域，包括：不对逻辑电路区域2000内的阻挡层S100和第1导电层140b进行模样化、而对存储器区域1000内的阻挡层和第1导电层140a的指定区域进行模样化的工序、至少在存储器区域1000内的第1导电层的两侧面上形成侧壁状的控制栅20、30的工序、将逻辑电路区域内的第1导电层模样化后形成MOS三极管的栅极电极的工序、让非易失性存储装置以及MOS三极管的栅极电极、源极区域以及漏极区域的表面硅化的工序、在形成第2绝缘层之后、让存储器区域的阻挡层露出并且不让逻辑电路区域内的栅极电极露出地对第2绝缘层进行研磨的工序。