公开(公告)号：CN106788443B

公开(公告)日：2020-05-08

申请号：CN201611053295.4

申请日：2016-11-25

Applicant: 福州大学

Inventor： 施隆照 ,  黄燕华 ,  阴亚东

IPC: H03M3/00

Abstract: 本发明涉及一种改进型的MASH结构Sigma‑Delta调制器，包括一第一调制器单元模块和由一级以上依次级联的调制器级联单元模块组成的级联模块组；所述第一调制器单元模块与级联模块组相级联；所述第一调制器单元模块由第一调制器和第一加法器组成；所述第一调制器的输出端与级联模块组的输入端连接，所述第一加法器的输入端与所述第一调制器的输出端和级联模块组的输出端电连，所述第一调制器单元模块的输入端为第一调制器的输入端，所述第一调制器单元模块的输出端为第一加法器的输出端。本发明的有益效果在于：结构简单，并且操作更加方便，本发明提供的Sigma‑Delta调制器输出的序列长度与输入值和初始条件无关。

公开(公告)号：CN106788443A

公开(公告)日：2017-05-31

申请号：CN201611053295.4

申请日：2016-11-25

Applicant: 福州大学

Inventor： 施隆照 ,  黄燕华 ,  阴亚东

IPC: H03M3/00

Abstract: 本发明涉及一种改进型的MASH结构 Sigma‑Delta调制器，包括一第一调制器单元模块和由一级以上依次级联的调制器级联单元模块组成的级联模块组；所述第一调制器单元模块与级联模块组相级联；所述第一调制器单元模块由第一调制器和第一加法器组成；所述第一调制器的输出端与级联模块组的输入端连接，所述第一加法器的输入端与所述第一调制器的输出端和级联模块组的输出端电连，所述第一调制器单元模块的输入端为第一调制器的输入端，所述第一调制器单元模块的输出端为第一加法器的输出端。本发明的有益效果在于：结构简单，并且操作更加方便，本发明提供的Sigma‑Delta调制器输出的序列长度与输入值和初始条件无关。