-
公开(公告)号：CN110895649B
公开(公告)日：2023-05-23
申请号：CN201810969625.7
申请日：2018-08-23
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
IPC: G06F30/392
Abstract: 本发明公开了一种集成电路后端布线管理系统、布线管理方法和芯片，应用于集成电路上，集成电路包括源端和目的端，还包括布线管理单元，源端和目的端分别通过信号连线与布线管理单元连接，布线管理单元用于管理源端信号连线和目的端信号连线，将源端信号连线的输入信号逻辑映射到目的端信号连线上。本发明设置了布线管理单元，减少众多模块间的信号线互连，减轻后端布线设计的压力，降低布线难度，减少布线占据芯片面积，各信号互连走线无需绕很长的路径，改善了各互连信号时序参数，加速时序收敛，有效缓解项目进度压力，进一步提升芯片以及应用系统的稳定性和可靠性，并且逻辑资源占用较小，一定程度降低了芯片的成本，提升产品市场竞争力。
-
Patent Agency Ranking
公开(公告)号：CN107945826B
公开(公告)日：2020-06-16
申请号：CN201711078317.7
申请日：2017-11-06
Applicant: 珠海格力电器股份有限公司
IPC: G11C8/10 , G11C11/413 , G11C11/418
Abstract: 本发明公开了一种SRAM译码电路和方法，该方法包括：当所述SRAM的第一地址对应的存储空间存在坏点时，则确定存储空间可用的第二地址；建立所述第一地址与所述第二地址的映射关系，使得用户访问所述第一地址对应的存储空间时，基于所述映射关系访问所述第二地址对应的存储空间，使得用户在SRAM地址不可用的情况下，也能完成连续存储的操作。
-
公开(公告)号：CN109273031A
公开(公告)日：2019-01-25
申请号：CN201811173366.3
申请日：2018-10-09
Applicant: 珠海格力电器股份有限公司
Abstract: 本发明公开了一种flash译码电路和flash译码方法，包括master访问电路、flash启动电路、infopage启动电路、sram启动电路和flash访问电路，指定flash地址空间、infopage区域和sram区域的一种，选择master访问，或cpu从flash、infopage区域、sram区域的一个启动，产生访问flash信号。本发明用于确定Flash物理空间，向客户提供差异化Flash访问，只要实际访问的空间不超过Flash有效物理地址空间大小，可以进行地址空间组合，当某段地址空间出现瑕疵时，通过地址映射转移到另一段空间，确保访问Flash空间的连续性，提高芯片良率，在访问Flash地址空间时检测可用性，保证访问成功。
-
公开(公告)号：CN109273031B
公开(公告)日：2021-07-27
申请号：CN201811173366.3
申请日：2018-10-09
Applicant: 珠海格力电器股份有限公司
Abstract: 本发明公开了一种flash译码电路和flash译码方法，包括master访问电路、flash启动电路、infopage启动电路、sram启动电路和flash访问电路，指定flash地址空间、infopage区域和sram区域的一种，选择master访问，或cpu从flash、infopage区域、sram区域的一个启动，产生访问flash信号。本发明用于确定Flash物理空间，向客户提供差异化Flash访问，只要实际访问的空间不超过Flash有效物理地址空间大小，可以进行地址空间组合，当某段地址空间出现瑕疵时，通过地址映射转移到另一段空间，确保访问Flash空间的连续性，提高芯片良率，在访问Flash地址空间时检测可用性，保证访问成功。
-
公开(公告)号：CN110895649A
公开(公告)日：2020-03-20
申请号：CN201810969625.7
申请日：2018-08-23
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
IPC: G06F30/392
Abstract: 本发明公开了一种集成电路后端布线管理系统、布线管理方法和芯片，应用于集成电路上，集成电路包括源端和目的端，还包括布线管理单元，源端和目的端分别通过信号连线与布线管理单元连接，布线管理单元用于管理源端信号连线和目的端信号连线，将源端信号连线的输入信号逻辑映射到目的端信号连线上。本发明设置了布线管理单元，减少众多模块间的信号线互连，减轻后端布线设计的压力，降低布线难度，减少布线占据芯片面积，各信号互连走线无需绕很长的路径，改善了各互连信号时序参数，加速时序收敛，有效缓解项目进度压力，进一步提升芯片以及应用系统的稳定性和可靠性，并且逻辑资源占用较小，一定程度降低了芯片的成本，提升产品市场竞争力。
-
公开(公告)号：CN107945826A
公开(公告)日：2018-04-20
申请号：CN201711078317.7
申请日：2017-11-06
Applicant: 珠海格力电器股份有限公司
IPC: G11C8/10 , G11C11/413 , G11C11/418
Abstract: 本发明公开了一种SRAM译码电路和方法，该方法包括：当所述SRAM的第一地址对应的存储空间存在坏点时，则确定存储空间可用的第二地址；建立所述第一地址与所述第二地址的映射关系，使得用户访问所述第一地址对应的存储空间时，基于所述映射关系访问所述第二地址对应的存储空间，使得用户在SRAM地址不可用的情况下，也能完成连续存储的操作。
-
-
-
-
-
Search Results
6
records
(took 0.036 seconds)
