公开(公告)号：CN116401053A

公开(公告)日：2023-07-07

申请号：CN202310327939.8

申请日：2023-03-30

Applicant: 湖南大学

Inventor： 李肯立 ,  李焕 ,  周旭 ,  叶文华 ,  唐卓 ,  刘楚波 ,  李克勤

IPC: G06F9/50 ,  G06F9/54

Abstract: 本发明公开了一种基于FPGA组件设计的资源重构方法，其将任务参数和功能参数细粒度划分为多个相应的算法组件，采用统一的接口描述，对应的编译多个FPGA组件比特流文件，同时对FPGA内计算资源按照重构区域进行划分，外部的计算任务按照计算任务优先级依次在多个FPGA的重构区域内部分重构，根据功能参数并行、快速地执行；同时FPGA内实现了多个重构区域的自适应管理，无需上位机干预的情况下，计算资源自动的进行调整，确保FPGA内重构区域的高效率运行，实现FPGA的资源动态部署和计算任务动态运行。本发明能够解决现有硬件静态方式的重构方法对于功能复杂多变的通信设备，难以提前配置好所有文件数据流，适应性和灵活性差的技术问题。