公开(公告)号：CN116774931A

公开(公告)日：2023-09-19

申请号：CN202310686114.5

申请日：2023-06-09

Applicant: 浪潮电子信息产业股份有限公司 ,  华中科技大学

Inventor： 孙斌 ,  苏楠 ,  刘志勇

IPC: G06F3/06 ,  G06F16/22 ,  G06F16/2455 ,  G06F9/48

Abstract: 本申请公开了一种元数据存储方法、系统、设备及存储介质，应用于存储技术领域，包括：接收一个批次的元数据请求并为该批次的元数据请求分配线程；基于元数据索引树的路径，确定出各个元数据请求各自指向的叶子节点；进行节点重分配，以使得指向相同叶子节点的各个请求，均由唯一对应的1个线程进行请求的执行；基于该批次的元数据请求，更新元数据索引树；利用进行了节点重分配之后的各个线程执行相应的元数据请求以实现数据读写，并反馈执行结果。应用本申请的方案，可以有效地进行元数据存储，避免了写性能抖动，并且元数据索引树可以采用设计，有利于提高并发性，即提高了系统性能。

公开(公告)号：CN115952110A

公开(公告)日：2023-04-11

申请号：CN202310219993.0

申请日：2023-03-09

Applicant: 浪潮电子信息产业股份有限公司

Inventor： 刘晓瑞 ,  刘志勇 ,  孙斌

IPC: G06F12/0806 ,  G06F3/06

Abstract: 本申请涉及数据存储技术领域，公开了一种数据缓存方法、装置、设备和计算机可读存储介质，在接收到写请求时，从多个缓存区域中选取与写请求携带的目标逻辑地址匹配的目标缓存区域。在目标缓存区域无对应的内存数据管理结构时，对目标缓存区域建立内存数据管理结构并标记申请时间，并将内存数据管理结构挂载到时间队列；将写请求携带的数据写入到内存数据管理结构。在目标缓存区域有对应的内存数据管理结构时，基于内存数据管理结构的申请时间与当前时间的偏差，将写请求携带的数据写入到满足时间偏差要求的目标内存数据管理结构中。依据逻辑地址、内存数据管理结构的申请时间缓存数据，实现了对数据空间局部性和时间局部性的兼顾。

公开(公告)号：CN115952110B

公开(公告)日：2023-06-06

申请号：CN202310219993.0

申请日：2023-03-09

Applicant: 浪潮电子信息产业股份有限公司

Inventor： 刘晓瑞 ,  刘志勇 ,  孙斌

IPC: G06F12/0806 ,  G06F3/06

Abstract: 本申请涉及数据存储技术领域，公开了一种数据缓存方法、装置、设备和计算机可读存储介质，在接收到写请求时，从多个缓存区域中选取与写请求携带的目标逻辑地址匹配的目标缓存区域。在目标缓存区域无对应的内存数据管理结构时，对目标缓存区域建立内存数据管理结构并标记申请时间，并将内存数据管理结构挂载到时间队列；将写请求携带的数据写入到内存数据管理结构。在目标缓存区域有对应的内存数据管理结构时，基于内存数据管理结构的申请时间与当前时间的偏差，将写请求携带的数据写入到满足时间偏差要求的目标内存数据管理结构中。依据逻辑地址、内存数据管理结构的申请时间缓存数据，实现了对数据空间局部性和时间局部性的兼顾。