-
公开(公告)号：CN104283742B
公开(公告)日：2017-08-08
申请号：CN201410619192.4
申请日：2014-11-05
Applicant: 桂林电子科技大学
Abstract: 本发明公开一种基于FPGA的网络数据包过滤方法，先采集网络数据包，并将其存储到一个数据缓冲器中，再对其头部信息进行提取，接着将提取到的相关信息存入SRAM中，与此同时将提取到IP地址作为访问SDRAM的地址去读取过滤控制位信息，得出明确通过与否信号，对数据缓冲器中数据让其通过与否，查询成功则数据转发，否则丢弃。通过上位机配置过滤规则集为IP数据包格式以DMA方式传输到底层FPGA中，通过解析并将过滤控制位信息写入SDRAM中，用于过滤查询。上述设计充分发挥FPGA硬件快速并行计算优势，满足线速过滤要求，实现高速网络数据包过滤和统计显示数据流相关信息。
-
Patent Agency Ranking
公开(公告)号：CN105024942B
公开(公告)日：2018-05-08
申请号：CN201510287647.1
申请日：2015-05-29
Applicant: 桂林电子科技大学
IPC: H04L12/813 , H04L12/819 , H04L12/863 , H04L12/873
Abstract: 本发明公开一种动态流量监控方法，其结构上本设计采取控制和转发分离架构，由控制器实现动态对硬件相应参数配置灵活控制输出流量大小，满足设计实时性和灵活性要求；正常情况下令牌桶组具备相同时间粒度，也就是由调度模块同一时刻向令牌桶组发送令牌信号；有突发流量时，硬件通过动态带宽分配进行自调整，即调度模块可在极短时间内将虚拟桶发令牌信号调度至相应令牌桶组，进而缩短发令牌时间周期，加快报文转发速度，当有长时间流量激增情况下，通过反馈信号，用户通过控制器做出相应动作处理；根据不同端口输入报文的分类可以灵活监控指定端口流量大小。
-
公开(公告)号：CN105024942A
公开(公告)日：2015-11-04
申请号：CN201510287647.1
申请日：2015-05-29
Applicant: 桂林电子科技大学
IPC: H04L12/813 , H04L12/819 , H04L12/863 , H04L12/873
CPC classification number: H04L47/20 , H04L47/215 , H04L47/522 , H04L47/527 , H04L47/6245
Abstract: 本发明公开一种动态流量监控方法，其结构上本设计采取控制和转发分离架构，由控制器实现动态对硬件相应参数配置灵活控制输出流量大小，满足设计实时性和灵活性要求；正常情况下令牌桶组具备相同时间粒度，也就是由调度模块同一时刻向令牌桶组发送令牌信号；有突发流量时，硬件通过动态带宽分配进行自调整，即调度模块可在极短时间内将虚拟桶发令牌信号调度至相应令牌桶组，进而缩短发令牌时间周期，加快报文转发速度，当有长时间流量激增情况下，通过反馈信号，用户通过控制器做出相应动作处理；根据不同端口输入报文的分类可以灵活监控指定端口流量大小。
-
公开(公告)号：CN106130903B
公开(公告)日：2019-03-12
申请号：CN201610538471.7
申请日：2016-07-08
Applicant: 桂林电子科技大学
IPC: H04L12/721 , H04L12/741 , G06F21/78 , G06F21/62
Abstract: 本发明公开一种基于FPGA的SDN交换机流表加密方法，通过FPGA对上层控制器下发的流表数据进行加密并以未加密数据中提取的IP地址作为写入地址写入存储器中；对物理端口传输的数据进行采集，根据采集到的IP地址作为读取地址从存储器中读取对应地址数据并解密。本发明可以利用FPGA的并行高速性，在保证数据高速转发的情况下，增加了流表存储的安全性。相比于流水线的查找方式，IP地址映射存储器地址的查找方式又降低了数据的处理时间。
-
公开(公告)号：CN106130903A
公开(公告)日：2016-11-16
申请号：CN201610538471.7
申请日：2016-07-08
Applicant: 桂林电子科技大学
IPC: H04L12/721 , H04L12/741 , G06F21/78 , G06F21/62
CPC classification number: H04L45/38 , G06F21/6209 , G06F21/78 , H04L45/745
Abstract: 本发明公开一种基于FPGA的SDN交换机流表加密方法，通过FPGA对上层控制器下发的流表数据进行加密并以未加密数据中提取的IP地址作为写入地址写入存储器中；对物理端口传输的数据进行采集，根据采集到的IP地址作为读取地址从存储器中读取对应地址数据并解密。本发明可以利用FPGA的并行高速性，在保证数据高速转发的情况下，增加了流表存储的安全性。相比于流水线的查找方式，IP地址映射存储器地址的查找方式又降低了数据的处理时间。
-
公开(公告)号：CN104283742A
公开(公告)日：2015-01-14
申请号：CN201410619192.4
申请日：2014-11-05
Applicant: 桂林电子科技大学
Abstract: 本发明公开一种基于FPGA的网络数据包过滤方法，先采集网络数据包，并将其存储到一个数据缓冲器中，再对其头部信息进行提取，接着将提取到的相关信息存入SRAM中，与此同时将提取到IP地址作为访问SDRAM的地址去读取过滤控制位信息，得出明确通过与否信号，对数据缓冲器中数据让其通过与否，查询成功则数据转发，否则丢弃。通过上位机配置过滤规则集为IP数据包格式以DMA方式传输到底层FPGA中，通过解析并将过滤控制位信息写入SDRAM中，用于过滤查询。上述设计充分发挥FPGA硬件快速并行计算优势，满足线速过滤要求，实现高速网络数据包过滤和统计显示数据流相关信息。
-
-
-
-
-
Search Results
6
records
(took 0.031 seconds)
