公开(公告)号：CN109196483B

公开(公告)日：2023-04-21

申请号：CN201680086194.9

申请日：2016-07-27

Applicant: 株式会社日立制作所

Inventor： 井上真理 ,  竹内久治 ,  关俊哉

IPC: G06F12/00

Abstract: 处理器在第1写入请求之后、接收到请求将未保存于数据存储区域的第2数据写入第1逻辑区域的第3写入请求的情况下，计算基于第2数据的第2识别信息，向数据存储区域内的第2物理区域写入第2数据，将表示第1逻辑区域的地址、第2物理区域的地址、表示第2识别信息的第1现识别信息和表示第1识别信息的第1旧识别信息的关联登记至转换信息，将第2识别信息与第1逻辑区域的地址的关联登记至重复信息，处理器在第1逻辑区域满足预先设定的脱离条件的情况下，从重复信息删除第1逻辑区域的地址，从转换信息中的与第1逻辑区域的地址相关联的信息删除第1旧识别信息。

公开(公告)号：CN109196483A

公开(公告)日：2019-01-11

申请号：CN201680086194.9

申请日：2016-07-27

Applicant: 株式会社日立制作所

Inventor： 井上真理 ,  竹内久治 ,  关俊哉

IPC: G06F12/00

Abstract: 处理器在第1写入请求之后、接收到请求将未保存于数据存储区域的第2数据写入第1逻辑区域的第3写入请求的情况下，计算基于第2数据的第2识别信息，向数据存储区域内的第2物理区域写入第2数据，将表示第1逻辑区域的地址、第2物理区域的地址、表示第2识别信息的第1现识别信息和表示第1识别信息的第1旧识别信息的关联登记至转换信息，将第2识别信息与第1逻辑区域的地址的关联登记至重复信息，处理器在第1逻辑区域满足预先设定的脱离条件的情况下，从重复信息删除第1逻辑区域的地址，从转换信息中的与第1逻辑区域的地址相关联的信息删除第1旧识别信息。