公开(公告)号：CN102546342B

公开(公告)日：2014-11-05

申请号：CN201110446954.1

申请日：2011-12-28

Applicant: 株式会社东芝

Inventor： 冈部基彦 ,  河野慎哉 ,  柴田浩司

IPC: H04L12/42

CPC classification number: H04L12/42 ,  H04L41/12

Abstract: 本发明提供一种即使有传送站的变更、追加、也能够自动地缩短发送时间的双环网络系统的发送次序决定方法及该系统、以及传送站装置。在双环网络中，母站具备收发许可开关部(10)、A类侧的通信端口(A20)、B类侧的通信端口(B30)、先到接收控制电路部(40)、收发控制电路部(50)、帧检测判断电路部(60)、帧数据生成电路部(70)、逻辑地址决定电路部(80)、活跃列表设定电路部(90)、地址列表设定电路部(100)，通过导入由逻辑地址决定电路部、地址列表设定电路部进行的路径最短功能，将权标的顺序不根据对传送站赋予的地址(物理地址)，而通过节点的连接顺序决定权标顺序，以便成为最优路径，来缩短传送站的传送帧的传送时间。

公开(公告)号：CN102546342A

公开(公告)日：2012-07-04

申请号：CN201110446954.1

申请日：2011-12-28

Applicant: 株式会社东芝

Inventor： 冈部基彦 ,  河野慎哉 ,  柴田浩司

IPC: H04L12/42

CPC classification number: H04L12/42 ,  H04L41/12

Abstract: 本发明提供一种即使有传送站的变更、追加、也能够自动地缩短发送时间的双环网络系统的发送次序决定方法及该系统、以及传送站装置。在双环网络中，母站具备收发许可开关部(10)、A类侧的通信端口(A20)、B类侧的通信端口(B30)、先到接收控制电路部(40)、收发控制电路部(50)、帧检测判断电路部(60)、帧数据生成电路部(70)、逻辑地址决定电路部(80)、活跃列表设定电路部(90)、地址列表设定电路部(100)，通过导入由逻辑地址决定电路部、地址列表设定电路部进行的路径最短功能，将权标的顺序不根据对传送站赋予的地址(物理地址)，而通过节点的连接顺序决定权标顺序，以便成为最优路径，来缩短传送站的传送帧的传送时间。