多尔蒂型放大器
    1.
    发明公开

    公开(公告)号:CN106575947A

    公开(公告)日:2017-04-19

    申请号:CN201480080808.3

    申请日:2014-12-18

    CPC classification number: H03F1/0288 H03F1/56 H03F3/602 H03F2200/387

    Abstract: 本公开的一实施方式的多尔蒂型放大器包含载波放大器、峰值放大器、第1线路以及第2线路。载波放大器将信号放大,并输出第1输出信号。峰值放大器将上述信号放大,并输出第2输出信号。第1线路连接于上述载波放大器。第2线路的第1端连接于上述峰值放大器,第2端连接于上述第1线路,上述第1端的特性阻抗比上述第2端的特性阻抗低。

    多尔蒂型放大器
    2.
    发明授权

    公开(公告)号:CN111313841B

    公开(公告)日:2023-09-12

    申请号:CN202010150437.9

    申请日:2014-12-18

    Abstract: 本公开的一实施方式的多尔蒂型放大器包含载波放大器、峰值放大器、第1线路以及第2线路。载波放大器将信号放大,并输出第1输出信号。峰值放大器将上述信号放大,并输出第2输出信号。第1线路连接于上述载波放大器。第2线路的第1端连接于上述峰值放大器,第2端连接于上述第1线路,上述第1端的特性阻抗比上述第2端的特性阻抗低。

    多尔蒂型放大器
    3.
    发明公开

    公开(公告)号:CN111313841A

    公开(公告)日:2020-06-19

    申请号:CN202010150437.9

    申请日:2014-12-18

    Abstract: 本公开的一实施方式的多尔蒂型放大器包含载波放大器、峰值放大器、第1线路以及第2线路。载波放大器将信号放大,并输出第1输出信号。峰值放大器将上述信号放大,并输出第2输出信号。第1线路连接于上述载波放大器。第2线路的第1端连接于上述峰值放大器,第2端连接于上述第1线路,上述第1端的特性阻抗比上述第2端的特性阻抗低。

    半导体装置
    4.
    发明授权

    公开(公告)号:CN104916625B

    公开(公告)日:2017-12-29

    申请号:CN201510096674.0

    申请日:2015-03-04

    Abstract: 根据实施方式,提供包含第1~4电路基板的半导体装置。第1~4电路基板分别包含基板及开关元件。第1电路基板包含第1端子部和被设定为比第1端子部低电位的第2端子部。第2电路基板包含第3端子部和被设定为比第3端子部低电位的第4端子部。第3电路基板包含第5端子部和被设定为比第5端子部低电位的第6端子部。第4电路基板包含第7端子部和被设定为比第7端子部低电位的第8端子部。第2端子部和第3端子部电连接。第6端子部和第7端子部电连接。第1基板和第3基板重叠。第2基板和第4基板重叠。从第1端子部朝向第2端子部的方向与从第5端子部朝向第6端子部的方向反向。

    半导体装置
    5.
    发明公开

    公开(公告)号:CN104916625A

    公开(公告)日:2015-09-16

    申请号:CN201510096674.0

    申请日:2015-03-04

    Abstract: 根据实施方式,提供包含第1~4电路基板的半导体装置。第1~4电路基板分别包含基板及开关元件。第1电路基板包含第1端子部和被设定为比第1端子部低电位的第2端子部。第2电路基板包含第3端子部和被设定为比第3端子部低电位的第4端子部。第3电路基板包含第5端子部和被设定为比第5端子部低电位的第6端子部。第4电路基板包含第7端子部和被设定为比第7端子部低电位的第8端子部。第2端子部和第3端子部电连接。第6端子部和第7端子部电连接。第1基板和第3基板重叠。第2基板和第4基板重叠。从第1端子部朝向第2端子部的方向与从第5端子部朝向第6端子部的方向反向。

Patent Agency Ranking