-
公开(公告)号：CN114553189B
公开(公告)日：2025-04-15
申请号：CN202210120876.4
申请日：2022-02-09
Applicant: 杭州电子科技大学 , 杭州电子科技大学富阳电子信息研究院有限公司
IPC: H03H17/02
Abstract: 本发明公开了一种基于FPGA的并行均衡方法，所述方法通过步长可动态调整的LMS算法以及采用并行、流水线滤波结构，实现对通信数据的高效均衡。首先通过迭代因子可动态调整的LMS算法计算出均衡滤波器的抽头系数。其次，通过多级流水线,多路并行数据处理的方式，提高FPGA数据处理的效率。该发明可以实现，每个时钟周期M路数据并行输入均衡滤波器的同时有M路数据并行输出。通过并行、流水线方式，使得高速ADC的采集的数据FPGA能够高效进行均衡处理。
-
公开(公告)号：CN114094943B
公开(公告)日：2025-03-18
申请号：CN202111398510.5
申请日：2021-11-23
Applicant: 杭州电子科技大学 , 杭州电子科技大学富阳电子信息研究院有限公司
Abstract: 本发明公开了新型阻抗变换网络宽带Doherty功率放大器及其设计方法，其中，功分器用于将射频输入功率进行等分，一端输出与载波功率放大电路相连接，另一端峰值功率放大电路相连接；载波功率放大电路包括载波功放输入输出偏置/匹配电路和载波功率放大器；峰值功率放大电路包括相位补偿线、峰值功放输入输出偏置/匹配电路和峰值功率放大器；阻抗变换网络的输入端与载波功率放大电路和峰值功率放大电路的输出端相连接，阻抗变换网络的输出端与负载相连接。本发明利用有源负载牵引的原理，来保证Doherty功率放大器中对于载波功放来说负载始终保持在最佳阻抗值，减弱频率的色散效应以此来扩展带宽。
-
公开(公告)号：CN112803904B
公开(公告)日：2024-12-17
申请号：CN202110120030.6
申请日：2021-01-28
Applicant: 杭州电子科技大学 , 杭州电子科技大学富阳电子信息研究院有限公司
IPC: H03F3/217
Abstract: 本发明提供了一种基于支路并联双扇形微带线的混合EFJ类功率放大器及设计方法，包括输入匹配电路、栅极偏置电路、晶体管、漏极偏置电路、输出匹配电路。其中，输入匹配网络的输入端与功率输入端相连接，其输出端与晶体管的栅极连接，栅极偏置电路与栅极并联，晶体管的漏极接输出匹配电路，漏极偏置电路与漏极并联，输出匹配电路的输出端作为功率输出。
-
公开(公告)号：CN112838833B
公开(公告)日：2024-11-29
申请号：CN202110140935.X
申请日：2021-02-02
Applicant: 杭州电子科技大学 , 杭州电子科技大学富阳电子信息研究院有限公司
Abstract: 本发明公开了一种基于发夹式微带带通滤波器的F类功率放大器及设计方法，包括输入匹配网络、栅极偏置网络、晶体管、谐波控制网络、漏极偏置网络、发夹式微带带通滤波器。相对于现有技术，本发明中提出的新型输出匹配网络由谐波控制网络和发夹式微带带通滤波器组成，将谐波控制网络和漏极偏置网络进行结合来抑制二次谐波和三次谐波的同时，使晶体管最佳负载阻抗转换为滤波器所需的输入实阻抗。而且，发夹式结构的微带带通滤波器具有小型化和良好带内特性等特点。在使输出匹配结构变得更加紧凑的前提下，提高了所设计的功率放大器在频带内的输出功率和漏极效率。
-
公开(公告)号：CN115473023B
公开(公告)日：2024-09-24
申请号：CN202211157490.7
申请日：2022-09-22
Applicant: 杭州电子科技大学 , 杭州电子科技大学富阳电子信息研究院有限公司
Abstract: 本发明公开了一种基于半模基片集成波导的弱耦合耦合器及其设计方法，包括介质基板，上下蚀刻金属层以及四个端口。上层金属层由四根弯折馈线，波导上表面以及金属过孔阵列组成。下层金属层作为接地面并设有金属过孔阵列。波导上表面使用金属过孔和蚀刻技术形成类分支半模波导耦合结构，实现了弱耦合的性能。在波导中央矩形区域两端蚀刻出两条短路短截线来改善耦合器的方向性特性。本发明采用一种新颖的类分支基片集成波导耦合结构实现了弱耦合耦合器，在同类型发明中具有优秀的宽带，平坦度和方向性特性。
-
Patent Agency Ranking
公开(公告)号：CN113282127B
公开(公告)日：2024-07-23
申请号：CN202110425289.1
申请日：2021-04-20
Applicant: 杭州电子科技大学 , 杭州电子科技大学富阳电子信息研究院有限公司
IPC: G05F1/567
Abstract: 本发明公开了一种基准电流源，包括偏置电路、基准电流产生电路和输出电路，其中，所述偏置电路与基准电流产生电路和负载分别连接，所述基准电流产生模块的输出与所述输出电路和负载分别连接；所述基准电流产生电路包括两条支路，每条支路均包括相连接的电流镜和亚阈值管，其中一条支路中还包括一个处于线性区的场效应管M14的漏端与亚阈值管的源端连接，该场效应管M14的栅端连接偏置电压，源端接地。本发明将三支路共源共栅电路的高电源抑制比和纳安级别输出电流的优点，与利用场效应管体效应的温度补偿结合，最终实现了6pA/℃的温度变化率和0.36nA/V的电压变化率，且总静态电流功耗仅为185nA。
-
公开(公告)号：CN117156576A
公开(公告)日：2023-12-01
申请号：CN202310728058.7
申请日：2023-06-19
Applicant: 杭州电子科技大学富阳电子信息研究院有限公司 , 杭州电子科技大学
IPC: H04W72/1268 , H04W4/40 , H04L27/26
Abstract: 本发明公开了一种基于OTFS的ISAC系统的感知辅助上行链路通信方法，包括如下步骤：步骤A：路边单元RSU估计出周围目标的感知参数后，参与通信的目标按照时分多址的形式向RSU发射上行链路通信信号；步骤B：将步骤A中RSU端通信接收机接收到的上行链路通信信号向量转换成一个双线性问题的形式；步骤C：针对步骤B中的上行链路通信接收信号的向量形式进行酉变换；步骤D：针对步骤C的结果进行基本参数的初始化设置，并通过双线性酉近似消息传递Bi‑UAMP算法进行迭代计算；步骤E：将步骤D计算得到的向量均值和方差以及其他参数作为返回值，重复步骤D中的过程直至循环结束，实现联合参数匹配、信道估计和信号检测。
-
公开(公告)号：CN111431533B
公开(公告)日：2023-06-16
申请号：CN202010336876.9
申请日：2020-04-26
Applicant: 杭州电子科技大学富阳电子信息研究院有限公司 , 杭州电子科技大学
IPC: H03M1/12
Abstract: 本发明公开了一种高速LVDS接口ADC数据与时钟同步的方法，旨在提供一种在FPGA内部实现高速并行LVDS接口的ADC采样数据在源同步时钟边沿获得最佳采样的方法，该方法包括以下步骤：步骤S1：ADC输入高低电平随机跳变信号；步骤S2：FPGA内部核心控制算法单元对输入的并行信号线高几位进行多周期垂直比对，使输入信号获得相应延时调整；步骤S3：ADC输入确定正弦波信号；步骤S4：FPGA内部核心控制算法单元对输入信号进行快速傅里叶变换再求得信噪比，通过信噪比来确定低位最优输入延时；步骤S5：可对临近有效位附近数据线进行上述S4步骤操作，以获得最优输入延时。本发明通过分开调整ADC高低位输入延时，降低了并行信号线延时调整的次数，提高了信号的信噪比。
-
公开(公告)号：CN116074168A
公开(公告)日：2023-05-05
申请号：CN202211615091.0
申请日：2022-12-15
Applicant: 杭州电子科技大学富阳电子信息研究院有限公司 , 杭州电子科技大学
IPC: H04L27/00 , H04L1/00 , H04B7/0456 , G06F18/00
Abstract: 本发明公开了一种基于SS‑OTFS的通信感知一体化系统的感知参数估计方法，在雷达接收机处使用UAMP‑SBL算法对雷达回波信号进行处理，至少包括如下步骤：步骤A：将雷达接收机接收到的雷达回波信号向量写成一个高维矩阵与一个稀疏向量乘积的形式；步骤B：针对步骤A中的雷达回波信号向量进行酉变换；步骤C：针对步骤B中酉变换后的信号进行基本参数的初始化设置，并通过UAMP‑SBL算法进行迭代计算；步骤D：将步骤C计算得到的稀疏向量的均值和方差以及其他参数作为返回值，重复步骤C中的过程直至循环结束；步骤E：将步骤D最终得到的估计值进一步处理，得到估计的感知参数，其中，感知参数至少包括延迟和多普勒估计。
-
公开(公告)号：CN115693063A
公开(公告)日：2023-02-03
申请号：CN202211121665.9
申请日：2022-09-15
Applicant: 杭州电子科技大学富阳电子信息研究院有限公司 , 杭州电子科技大学
IPC: H01P1/207
Abstract: 本发明公开了一种带内波纹抑制的微型基片集成波导滤波器，宽阻带带通滤波器采用单腔基片集成波导结构，谐振腔上层金属刻蚀出四个形状相同的新型互补开口谐振环，记为宽阻谐振环，上层金属中间位置沿纵向刻蚀形成容性开槽线，记为宽阻容性开槽线，下层金属刻蚀形成缺陷地；双频带带通滤波器采用单腔基片集成波导结构，谐振腔上层金属刻蚀出四个新型互补开口谐振环，四个开口谐振环按大小不同分成两组记为大谐振环和小谐振环，上层金属中间位置沿纵向刻蚀形成容性开槽线，记为双频容性开槽线，沿横向刻蚀形成栅状开槽线，上层金属锥形接口处刻蚀形成对称的开槽微带线，谐振腔内部设有金属沉孔，连接电路接地面形成慢波基片集成波导结构。
-
-
-
-
-
-
-
-
-
Search Results
455
records
(took 0.035 seconds)
