执行积和运算的运算电路

    公开(公告)号:CN111630509B

    公开(公告)日:2023-12-08

    申请号:CN201880085295.3

    申请日:2018-12-18

    Abstract: 位数相匹配。执行积和运算的运算电路设置有:LUT生成电路(1),在将系数c[n](n=1,...,N)划分为对时,输出针对所述对中的每一对计算的值;以及分布运算电路(2‑m),针对M组中的每一组并行计算积和运算的值z[m],所述积和运算的值z[m]是将包含M组数据x[m,n]的数据集X[m](m=1,…,M)中的数据x[m,n]分别乘以系数c[n]并对乘积求和的结果。分布运算电路(2‑m)包括:多个二项分布运算电路,基于通过将与本电路相对应的N个数据x[m,n]划分为对而获得的值、通过将系数c[n]划分为对而获得的值、以及LUT生成电路(1)所计算出的值,针对每一对计算二项积和运算的(56)对比文件US 2012173600 A1,2012.07.05US 2013318329 A1,2013.11.28US 2017139948 A1,2017.05.18WO 2014023871 A1,2014.02.13

    调度装置和方法
    2.
    发明授权

    公开(公告)号:CN108029044B

    公开(公告)日:2022-03-08

    申请号:CN201680051468.0

    申请日:2016-08-26

    Abstract: 收敛样式选择单元(10A)基于指定的初始条件顺序生成多个不同的样式,选择评估值已经收敛到极值的样式作为收敛样式,并且通过每当选择收敛样式时改变初始条件来重复地执行收敛样式的选择。传输样式确定单元(10B)选择由收敛样式选择单元(10A)获得的收敛样式中具有最高评估值的收敛样式作为最佳传输样式。这允许搜索具有更好评估值的最佳传输样式。

    运算电路
    4.
    发明授权

    公开(公告)号:CN111615700B

    公开(公告)日:2023-12-08

    申请号:CN201880085302.X

    申请日:2018-12-18

    Abstract: 和,并将和作为y[m]输出。运算电路设置有:LUT生成电路(1),当将系数c[n](n=1,···,N)划分为对时,输出针对每个对计算的值;以及分布式计算电路(2‑m),针对M组数据x[m,n]中的每一组,并行计算乘积和计算值y[m],该乘积和计算值y[m]通过将包括M组在内的数据集X[m](m=1,···,M)中的数据x[m,n]分别乘以系数c[n]且将相乘后的值求和而获得。分布计算电路(2‑m)由以下项形成:多个二项式分布计算电路,基于通过将与分布式运算电路对应的N个数据集x[m,n]划分为对所获得的值、通过将系数c[n]划分为对所获得的值和由LUT生成电路(1)计算的值针对每对并行计算二(56)对比文件JP 2003178537 A,2003.06.27JP 2003337695 A,2003.11.28JP H08186525 A,1996.07.16US 2002015041 A1,2002.02.07US 2003154224 A1,2003.08.14US 2004174279 A1,2004.09.09US 2012173600 A1,2012.07.05US 2013185345 A1,2013.07.18US 6018754 A,2000.01.25US 6704762 B1,2004.03.09US 9489482 B1,2016.11.08

    运算电路
    5.
    发明公开

    公开(公告)号:CN111615700A

    公开(公告)日:2020-09-01

    申请号:CN201880085302.X

    申请日:2018-12-18

    Abstract: 运算电路设置有:LUT生成电路(1),当将系数c[n](n=1,···,N)划分为对时,输出针对每个对计算的值;以及分布式计算电路(2-m),针对M组数据x[m,n]中的每一组,并行计算乘积和计算值y[m],该乘积和计算值y[m]通过将包括M组在内的数据集X[m](m=1,···,M)中的数据x[m,n]分别乘以系数c[n]且将相乘后的值求和而获得。分布计算电路(2-m)由以下项形成:多个二项式分布计算电路,基于通过将与分布式运算电路对应的N个数据集x[m,n]划分为对所获得的值、通过将系数c[n]划分为对所获得的值和由LUT生成电路(1)计算的值针对每对并行计算二项式乘积和运算值;以及二项式分布计算结果求和电路,对由二项式分布计算电路计算的值求和,并将和作为y[m]输出。

    帧搜索处理装置和方法
    6.
    发明公开

    公开(公告)号:CN104094560A

    公开(公告)日:2014-10-08

    申请号:CN201380008159.1

    申请日:2013-02-12

    CPC classification number: H04L45/745 H04L45/742 H04L69/22

    Abstract: 一种帧搜索处理装置包括:帧信息提取单元(1),从输入帧中提取帧信息;搜索处理单元(2),将所述帧信息与条目信息进行比较;以及帧信息输出控制单元(3),控制所述帧信息向所述搜索处理单元(2)的输出。搜索处理单元(2)包括:多个比较单元,从搜索表中读出N个条目信息,并立即执行在条目信息和帧信息之间的比较。所述帧信息输出控制单元(3)包括:帧信息缓冲区,累积帧信息;以及输出处理单元,当由预定的帧信息累积计数或预定的帧信息累积时间经过触发时,将所述帧信息缓冲区中累积的多个帧信息逐个分发到所述搜索处理单元(2)的所述比较单元。

    运算电路
    8.
    发明公开

    公开(公告)号:CN111630509A

    公开(公告)日:2020-09-04

    申请号:CN201880085295.3

    申请日:2018-12-18

    Abstract: 运算电路设置有:LUT生成电路(1),在将系数c[n](n=1,…,N)划分为对时,输出针对所述对中的每一对计算的值;以及分布运算电路(2-m),针对M组中的每一组并行计算积和运算的值z[m],所述积和运算的值z[m]是将包含M组数据x[m,n]的数据集X[m](m=1,…,M)中的数据x[m,n]分别乘以系数c[n]并对乘积求和的结果。分布运算电路(2-m)包括:多个二项分布运算电路,基于通过将与本电路相对应的N个数据x[m,n]划分为对而获得的值、通过将系数c[n]划分为对而获得的值、以及LUT生成电路(1)所计算出的值,针对每一对计算二项积和运算的值;求和电路,对所计算出的值进行求和;以及位匹配电路,将求和结果中的小数位数与预定小数位数相匹配。

    调度装置和方法
    10.
    发明公开

    公开(公告)号:CN108029044A

    公开(公告)日:2018-05-11

    申请号:CN201680051468.0

    申请日:2016-08-26

    CPC classification number: H04W72/12 H04W24/06 H04W28/16

    Abstract: 收敛样式选择单元(10A)基于指定的初始条件顺序生成多个不同的样式,选择评估值已经收敛到极值的样式作为收敛样式,并且通过每当选择收敛样式时改变初始条件来重复地执行收敛样式的选择。传输样式确定单元(10B)选择由收敛样式选择单元(10A)获得的收敛样式中具有最高评估值的收敛样式作为最佳传输样式。这允许搜索具有更好评估值的最佳传输样式。

Patent Agency Ranking