面向异构平台的多层次存储结构内存检测方法

    公开(公告)号:CN112631893B

    公开(公告)日:2022-11-15

    申请号:CN201910903842.0

    申请日:2019-09-24

    Abstract: 本发明公开一种面向异构平台的多层次存储结构内存检测方法,基于异构众核处理器的编译器和运行时库,包括以下步骤:S1、实现自定义动态运行时库;S2、在自定义动态运行时库中,当从核程序发生段为例异常或终止异常时,从核向主核发送异常中断信号,主核代理从核进行异常处理;S3、主核、从核分别对源程序进行编译分析,将源程序处理为中间代码,并在中间代码上对需要插桩的位置进行插桩处理;S4、编译器将S3中处理过的中间代码,编译、汇编、链接,生成可执行代码,进而生成可执行文件并运行。本发明在拥有多指令集、多层次存储结构的异构众核处理器上实现内存错误的动态检测,检测的错误类型多,且错误信息描述详尽,定位精准,检测效果较好。

    针对异构众核的快速线程启动方法

    公开(公告)号:CN112445581B

    公开(公告)日:2022-11-15

    申请号:CN201910799253.2

    申请日:2019-08-28

    Abstract: 本发明公开一种针对异构众核的快速线程启动方法,包括以下步骤:S1、控制核心进行线程信息初始化的工作;S2、控制核心获取加速核心上将要运行的线程函数的PC值、参数等信息;S3、控制核心根据异构众核的结构特征选择传输方式;S4、控制核心写入线程信息并置传输标志;S5、控制核心进入等待线程结束的状态;S6、加速核心进入等待传输标志的状态;S7、加速核心启动传输操作;S8、启动线程函数执行;S9、各加速核心的线程函数执行完毕后,进行加速核心间的同步操作;S10、通知控制核心线程函数已执行结束;S11、控制核心进行线程回收操作。本发明实现了快速的线程启动与回收,减少了控制核心和加速核心在线程启动交互过程中的访存和控制开销,为应用程序的高效执行奠定了基础。

    面向异构众核处理器的动态链接运行支撑方法

    公开(公告)号:CN112650539B

    公开(公告)日:2022-07-12

    申请号:CN201910918622.5

    申请日:2019-09-26

    Abstract: 本发明公开一种面向异构众核处理器的动态链接运行支撑方法,包括以下步骤:S1、将用户的控制核心程序、加速核心程序及加速核心静态库链接到可执行程序中,获得异构混合动态链接的可执行程序;S2、运行异构混合动态链接的可执行程序;S3、提供一动态混合链接选项,实现异构程序的混合链接;S4、程序加载器分析异构混合动态链接的可执行程序的各个段,通过interp段解析标准动态链接器的地址;S5、向操作系统申请页氏空间,用于加载控制核心动态库;S6、实现基于众核空间的动态分配策略;S7、新增接口dlopen_hybrid,支持异构混合动态库中控制核心代码和加速核心代码正确运行。本发明既能保证控制核心代码兼容动态链接功能和动态运行模式,也能通过充分发挥加速核心的加载和运行效率。

    片上存储空间动态配置方法
    4.
    发明公开

    公开(公告)号:CN114218148A

    公开(公告)日:2022-03-22

    申请号:CN202110398334.9

    申请日:2021-04-14

    Abstract: 本发明公开一种片上存储空间动态配置方法,包括以下步骤:S1、读取输入参数;S2、读取硬件的LDM配置寄存器;S3、获取计算核栈空间大小及计算核的栈指针;S4、对new_cache_size和old_cache_size进行比较;S5、将计算核栈空间转移至新分配的该局存空间中;S6、确认本计算核相关的DMA操作均已完成;S7、刷新计算核Cache;S8、对new_cache_size和old_cache_size进行比较;S9、释放mem_a空间,转到S11执行。本发明可以避免固定配置下因为LDM或者Cache容量不足造成的性能损失,最大程度发挥其性能优势。

    动态内存管理方法
    5.
    发明公开

    公开(公告)号:CN114217938A

    公开(公告)日:2022-03-22

    申请号:CN202110349032.2

    申请日:2021-03-31

    Abstract: 本发明公开一种动态内存管理方法,包括以下步骤:S1、在运行课题时指定x属性内存空间的总大小;S2、开辟相应大小的x属性内存空间;S3将目标码中的静态x属性内存空间映射到S2中所开辟的x属性内存空间的前半部分,剩余的后半部分x属性内存空间即为动态x属性内存空间;S4、用户课题在代码中调用xspace_malloc函数动态申请x属性内存空间;S6、用户课题可以在代码中调用get_allocatable_xspace_size获取当前剩余的动态x属性内存空间大小。本发明解决了在支持多空间属性的编程环境中,单纯使用malloc、free函数无法满足多空间属性的动态内存管理需求的问题。

    一种编译自调优方法
    6.
    发明公开

    公开(公告)号:CN114217805A

    公开(公告)日:2022-03-22

    申请号:CN202110330631.X

    申请日:2021-03-26

    Abstract: 本发明公开一种编译自调优方法,包括以下步骤:S1、对代码进行插桩;S2、收集代码运行时的信息数据;S3、根据访存密集程度和计算密集程度,将目标代码分为四类;S4、将S3中的分类信息传递给S11;S5、对系统环境参数进行配置;S6、对通用编译优化选项进行配置;S7、对定制编译优化选项进行配置;S8、对通用编译优化选项与定制编译优化选项进行分析分类;S9、对自调优过程的环境参数进行配置;S10、将S9中环境参数的配置信息传递给S11;S11、对使能概率进行调整;S12、进行编译选项的自动调优;S13、获得一组编译优化选项组合能。本发明能够充分发挥出处理器及系统软件环境某些定制化设计带来的性能红利,提高编译自调优过程效率。

    面向异构众核后端基于代价模型的多面体优化方法

    公开(公告)号:CN112558977A

    公开(公告)日:2021-03-26

    申请号:CN201910910502.0

    申请日:2019-09-25

    Abstract: 本发明公开一种面向异构众核后端基于代价模型的多面体优化方法,包括以下步骤:S1、编译器解析位于主核和从核上的用户程序的编译标识,生成对应的主核中间表示和从核中间表示;S2、编译器对S1中生成的主核和从核的中间表示层代码进行分析和优化;S3、对是否实施多面体调度与优化方法进行收益评估;S4、对有收益的静态控制单元实施多面体调度与优化,生成新的中间表示;S5、编译器将新的向量中间表示生成可重定向文件;S6、将中的可重定向文件与库文件链接,生成可执行文件。本发明首次提出并实现了片上异构众核的程序多面体优化自动变换方法,并加入了主核和从核独立的代价模型计算框架,保证了在有收益的前提下进行程序变换以节省程序的编译时间。

    基于编译实现的可扩展向量掩码功能的方法和装置

    公开(公告)号:CN112445485A

    公开(公告)日:2021-03-05

    申请号:CN201910799256.6

    申请日:2019-08-28

    Abstract: 本发明公开一种基于编译实现的可扩展向量掩码功能的方法和装置,包括以下步骤:S1、编译器输入用户程序,根据目标平台翻译出正确的掩码向量接口;S2、编译器前端模块对S1中获得的掩码向量接口进行关键字识别,选择对应平台的中端处理入口;S3、编译器中端模块根据目标平台的指令结构对掩码向量接口进行分析,选择合适的处理流程;S4、编译器后端模块将编译器中端模块生成的中间生成代码转换生成最终指令;S5、编译器根据向量宽度的增加,完成对平台向量宽度的识别,选择合适宽度的向量转换和掩码生成。本发明降低了重新开发代码的工作量和复杂度及用户移植的复杂度,更进一步的挖掘了课题的指令级并行性能。

    一种编译自调优方法
    9.
    发明授权

    公开(公告)号:CN114217805B

    公开(公告)日:2025-05-16

    申请号:CN202110330631.X

    申请日:2021-03-26

    Abstract: 本发明公开一种编译自调优方法,包括以下步骤:S1、对代码进行插桩;S2、收集代码运行时的信息数据;S3、根据访存密集程度和计算密集程度,将目标代码分为四类;S4、将S3中的分类信息传递给S11;S5、对系统环境参数进行配置;S6、对通用编译优化选项进行配置;S7、对定制编译优化选项进行配置;S8、对通用编译优化选项与定制编译优化选项进行分析分类;S9、对自调优过程的环境参数进行配置;S10、将S9中环境参数的配置信息传递给S11;S11、对使能概率进行调整;S12、进行编译选项的自动调优;S13、获得一组编译优化选项组合能。本发明能够充分发挥出处理器及系统软件环境某些定制化设计带来的性能红利,提高编译自调优过程效率。

    针对片上存储器重用的链接时地址分配方法

    公开(公告)号:CN112445724B

    公开(公告)日:2022-09-13

    申请号:CN201910805599.9

    申请日:2019-08-29

    Abstract: 本发明公开一种针对片上存储器重用的链接时地址分配方法,包括以下步骤:S1、在编译器上构建片上存储器的重用段类型,生成片上存储器的访存模式;S2、在执行S1中操作的同时,对链接脚本进行配置;S31、链接器对S2中所述的链接脚本进行信息扫描,进入链接器的重用处理函数;S32、从二进制文件格式描述符文件中获取段信息;S33、循环处理S32中获取的段信息,识别并找出重用段;S34、解析出S12中所述的重用段属性的数据结构中所带的重用段名字,对满足同一个重用段名字的段分配相同的虚拟内存地址;S35、从S32中获取的段信息中找出最大的段,用作该重用段空间分配时的空间大小。本发明通过链接时地址分配方法实现空间重用,有效提高片上存储器的空间利用率、提升程序性能。

Patent Agency Ranking