公开(公告)号：CN103176930A

公开(公告)日：2013-06-26

申请号：CN201310113269.6

申请日：2013-04-02

Applicant: 无锡江南计算技术研究所

Inventor： 吴新军 ,  丁琳 ,  韩娇 ,  罗茂盛 ,  卢姝颖 ,  吴志勇 ,  欧阳伟

IPC: G06F13/20

Abstract: 本发明提供了一种基于标准PCIe上行端口的IO扩展架构方法。使用标准PCIe上行端口的分层多级总线扩展，第一级为PCIe总线，第二级为PCI总线，第三级为传统总线，其中BIOS挂在传统总线下；通过带外的同步串行通路注入申威处理器所需的初始配置和初始执行代码，初始执行代码只需一次深度优先的枚举，就完成了传统设备的访问通路构建，使得申威处理器可以快速获取BIOS内容；通过带外的同步串行通路，可向CPU发出不可屏蔽中断，用于睡眠状态下的唤醒等目的。

公开(公告)号：CN103176930B

公开(公告)日：2015-08-12

申请号：CN201310113269.6

申请日：2013-04-02

Applicant: 无锡江南计算技术研究所

Inventor： 吴新军 ,  丁琳 ,  韩娇 ,  罗茂盛 ,  卢姝颖 ,  吴志勇 ,  欧阳伟

IPC: G06F13/20

Abstract: 本发明提供了一种基于标准PCIe上行端口的IO扩展架构方法。使用标准PCIe上行端口的分层多级总线扩展，第一级为PCIe总线，第二级为PCI总线，第三级为传统总线，其中BIOS挂在传统总线下；通过带外的同步串行通路注入申威处理器所需的初始配置和初始执行代码，初始执行代码只需一次深度优先的枚举，就完成了传统设备的访问通路构建，使得申威处理器可以快速获取BIOS内容；通过带外的同步串行通路，可向CPU发出不可屏蔽中断，用于睡眠状态下的唤醒等目的。