-
公开(公告)号：CN114070266B
公开(公告)日：2024-06-28
申请号：CN202111361091.8
申请日：2021-11-17
Applicant: 成都信息工程大学
Abstract: 本发明公开一种CMOS环形1/4占空比高速时钟电路，应用于射频集成电路领域，针对现有的时钟电路无法满足高速、低功耗的使用需求的问题；本发明采用基于静态锁存器的逻辑门级和反相器缓冲级，由4个逻辑门级进行首尾交叉顺序连接构成一个环状结构，在环状结构的P1‑4节点连接反相器缓冲级INV1‑4；所述逻辑门级包括静态锁存器SL1和与非门A1；静态锁存器SL1由两个与非门G2G4交叉连接构成，反相器缓冲级用于输出1/4占空比信号，同时又可以提升负载的驱动能力。
-
公开(公告)号：CN114124123B
公开(公告)日：2023-03-14
申请号：CN202111362252.5
申请日：2021-11-17
Applicant: 成都信息工程大学
Abstract: 本发明公开一种宽带集成CMOS全局反馈接收机前端电路，应用于射频集成电路领域，针对现有技术中片外巴伦和匹配元器件存在的损耗大、体积大、带宽有限，不利于单片集成的缺点；本发明的电路包括四个无源混频器；输入射频信号经过输入跨导放大器转换为电流信号，再经过第二混频器得到基带电流信号，基带电流信号经过第一跨阻放大器得到基带电压输出信号BBI；同时，BBI经过第一无源混频器的上变频，再经有源合路器反馈到跨导放大器输入端，从而获得了全局反馈下的输入端口阻抗匹配；类似地，第三无源混频器第二跨阻放大器得到基带电压信号BBQ，BBQ经过第四无源混频器的上变频，再经过有源合路器反馈到跨导放大器输入端。
-
公开(公告)号：CN114124123A
公开(公告)日：2022-03-01
申请号：CN202111362252.5
申请日：2021-11-17
Applicant: 成都信息工程大学
Abstract: 本发明公开一种宽带集成CMOS全局反馈接收机前端电路，应用于射频集成电路领域，针对现有技术中片外巴伦和匹配元器件存在的损耗大、体积大、带宽有限，不利于单片集成的缺点；本发明的电路包括四个无源混频器；输入射频信号经过输入跨导放大器转换为电流信号，再经过第二混频器得到基带电流信号，基带电流信号经过第一跨阻放大器得到基带电压输出信号BBI；同时，BBI经过第一无源混频器的上变频，再经有源合路器反馈到跨导放大器输入端，从而获得了全局反馈下的输入端口阻抗匹配；类似地，第三无源混频器第二跨阻放大器得到基带电压信号BBQ，BBQ经过第四无源混频器的上变频，再经过有源合路器反馈到跨导放大器输入端。
-
公开(公告)号：CN114070266A
公开(公告)日：2022-02-18
申请号：CN202111361091.8
申请日：2021-11-17
Applicant: 成都信息工程大学
Abstract: 本发明公开一种CMOS环形1/4占空比高速时钟电路，应用于射频集成电路领域，针对现有的时钟电路无法满足高速、低功耗的使用需求的问题；本发明采用基于静态锁存器的逻辑门级和反相器缓冲级，由4个逻辑门级进行首尾交叉顺序连接构成一个环状结构，在环状结构的P1‑4节点连接反相器缓冲级INV1‑4；所述逻辑门级包括静态锁存器SL1和与非门A1；静态锁存器SL1由两个与非门G2G4交叉连接构成，反相器缓冲级用于输出1/4占空比信号，同时又可以提升负载的驱动能力。
-
-
-
Search Results
4
records
(took 0.019 seconds)
