-
公开(公告)号：CN118176480A
公开(公告)日：2024-06-11
申请号：CN202280072822.3
申请日：2022-09-05
Applicant: 微软技术许可有限责任公司
Abstract: 一种现场可编程门阵列(FPGA)，包括连接多个逻辑块的可配置互连结构，该多个逻辑块被配置为实现倒数函数数据路径，包括：包括倒数函数数据路径的尾数部分的尾数计算级，其被配置为：将输入浮点值的M位尾数分量划分为L个最高有效位和M‑L个最低有效位；基于L个最高有效位，从倒数查找表中查找斜率值和偏移值；通过将斜率值乘以M‑L个最低有效位来计算乘积并将偏移值与乘积相加，来计算输出浮点值的输出尾数分量；以及指数计算级，其被配置为计算输出浮点值的输出指数分量，计算输出指数分量包括对输入浮点值的指数分量取反。
Search Results
1
records
(took 0.028 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
