公开(公告)号：CN1841772A

公开(公告)日：2006-10-04

申请号：CN200510096571.0

申请日：2005-08-25

Applicant: 富士通株式会社

Inventor： 迫田恒久 ,  山口正臣 ,  南方浩志 ,  杉田义博 ,  池田和人

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/314

CPC classification number: H01L21/823857 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/28202 ,  H01L29/517 ,  H01L29/518 ,  H01L29/7833

Abstract: 本发明提供一种半导体器件及其制造方法。氮化硅膜16的防透膜被插置于硅衬底10与高k栅极绝缘膜18之间，由此防止高k栅极绝缘膜18被脱氧，同时在已经形成栅电极层20之后进行氧退火，由此补充氧。作为防透膜的氮化硅膜16变成氮氧化硅膜17而膜厚不变，由此能够防止由于氧损失引起的高k栅极绝缘膜18的特性退化，同时不会降低晶体管的特性。即使半导体器件的栅极绝缘膜是由高介电常数材料制成，其阈值电压也不会偏移。

公开(公告)号：CN1885545A

公开(公告)日：2006-12-27

申请号：CN200510114051.8

申请日：2005-10-19

Applicant: 富士通株式会社

Inventor： 野村浩 ,  斋木孝志 ,  迫田恒久

IPC: H01L27/088 ,  H01L21/8232

CPC classification number: H01L21/823842 ,  H01L21/82385

Abstract: 在半导体衬底上限定四个区域，即窄NMOS区域、宽NMOS区域、宽PMOS区域以及窄PMOS区域。然后，在该半导体衬底上顺序地形成栅极绝缘膜和多晶硅膜之后，将n型杂质引入该宽NMOS区域内的该多晶硅膜中。接着，通过图案化该多晶硅膜，在所述四个区域中形成栅电极。然后，将n型杂质引入该窄NMOS区域以及该宽NMOS区域内的该栅电极中。因此，使得该窄NMOS区域内的该栅电极的杂质浓度低于该宽NMOS区域内的该栅电极的杂质浓度。