-
公开(公告)号:CN1885545A
公开(公告)日:2006-12-27
申请号:CN200510114051.8
申请日:2005-10-19
Applicant: 富士通株式会社
IPC: H01L27/088 , H01L21/8232
CPC classification number: H01L21/823842 , H01L21/82385
Abstract: 在半导体衬底上限定四个区域,即窄NMOS区域、宽NMOS区域、宽PMOS区域以及窄PMOS区域。然后,在该半导体衬底上顺序地形成栅极绝缘膜和多晶硅膜之后,将n型杂质引入该宽NMOS区域内的该多晶硅膜中。接着,通过图案化该多晶硅膜,在所述四个区域中形成栅电极。然后,将n型杂质引入该窄NMOS区域以及该宽NMOS区域内的该栅电极中。因此,使得该窄NMOS区域内的该栅电极的杂质浓度低于该宽NMOS区域内的该栅电极的杂质浓度。