公开(公告)号：CN100437975C

公开(公告)日：2008-11-26

申请号：CN03145253.1

申请日：2003-06-27

Applicant: 富士通株式会社

Inventor： 齐藤美寿 ,  广瀨佳生

IPC: H01L21/82 ,  H01L27/00 ,  G06F7/00 ,  G06F17/50

CPC classification number: G06F9/30181 ,  G06F15/7867 ,  Y02D10/12 ,  Y02D10/13

Abstract: 一种集成电路包括：处理器；算术逻辑电路组，该算术逻辑电路组包括多个操作单元和以可重构方式连接所述操作单元的连接通道；基于参数的专用硬件，能够通过参数设置来改变其中的进程规范；和模块间接口，把所述处理器，所述算术逻辑电路组，以及所述基于参数的专用硬件彼此连接。

公开(公告)号：CN1471153A

公开(公告)日：2004-01-28

申请号：CN03145253.1

申请日：2003-06-27

Applicant: 富士通株式会社

Inventor： 齐藤美寿 ,  广瀨佳生

IPC: H01L21/82 ,  H01L27/00 ,  G06F7/00 ,  G06F17/50

CPC classification number: G06F9/30181 ,  G06F15/7867 ,  Y02D10/12 ,  Y02D10/13

Abstract: 一种集成电路包括：处理器；算术逻辑电路组，该算术逻辑电路组包括多个操作单元和以可重构方式连接所述操作单元的连接通道；基于参数的专用硬件，能够通过参数设置来改变其中的进程规范；和模块间接口，把所述处理器，所述算术逻辑电路组，以及所述基于参数的专用硬件彼此连接。