-
公开(公告)号：CN113364550B
公开(公告)日：2022-07-19
申请号：CN202010143082.0
申请日：2020-03-04
Applicant: 大唐移动通信设备有限公司
Inventor： 徐大为
IPC: H04J3/06
Abstract: 本发明实施例提供了一种时钟调整方法及装置，用于实现对时钟进行高精度的时延调整。该方法中，时钟控制模块获取鉴相模块的鉴相频率，根据鉴相频率确定鉴相模块的采样周期；时钟控制模块根据设定时钟调整值与采样周期，确定时钟调整因子；时钟控制模块根据所述时钟调整因子，确定第一时钟调整因子和第二时钟调整因子；时钟控制模块根据第二时钟调整因子，通过DAC模块对OCXO的相位进行调整。该方法中，由设定时钟调整值与所述采样周期确定时钟调整因子，根据时钟调整因子的非整数部分，通过DAC模块对OCXO的相位进行调整，实现对时钟同步系统中的时钟进行高精度调整，从而提升系统的性能。
-
公开(公告)号：CN113364550A
公开(公告)日：2021-09-07
申请号：CN202010143082.0
申请日：2020-03-04
Applicant: 大唐移动通信设备有限公司
Inventor： 徐大为
IPC: H04J3/06
Abstract: 本发明实施例提供了一种时钟调整方法及装置，用于实现对时钟进行高精度的时延调整。该方法中，时钟控制模块获取鉴相模块的鉴相频率，根据鉴相频率确定鉴相模块的采样周期；时钟控制模块根据设定时钟调整值与采样周期，确定时钟调整因子；时钟控制模块根据所述时钟调整因子，确定第一时钟调整因子和第二时钟调整因子；时钟控制模块根据第二时钟调整因子，通过DAC模块对OCXO的相位进行调整。该方法中，由设定时钟调整值与所述采样周期确定时钟调整因子，根据时钟调整因子的非整数部分，通过DAC模块对OCXO的相位进行调整，实现对时钟同步系统中的时钟进行高精度调整，从而提升系统的性能。
-
公开(公告)号：CN114915568A
公开(公告)日：2022-08-16
申请号：CN202110177809.1
申请日：2021-02-09
Applicant: 大唐移动通信设备有限公司
Inventor： 徐大为
IPC: H04L43/08 , H04L43/0852 , H04B17/391
Abstract: 本申请公开了一种信号传输线的性能确定方法、装置及存储介质，涉及通信技术领域。具体实现方案为：确定信号传输线的性能要求，其中，性能要求包括：信号传输线的玻纤效应所导致的差分信号插损量小于预设的插损余量；基于信号传输线仿真模型，确定插损余量对应的差分信号时延；基于差分信号时延以及信号传输线的单位长度内信号时延变化量，确定信号传输线的最大长度阈值；在信号传输线的实际长度小于或者等于最大长度阈值时，确定传输线的性能符合性能要求，从而能够基于信号传输线仿真模型来确定信号传输线的性能是否符合预设的性能要求，不存在漏测的可能性，且成本较低。
-
公开(公告)号：CN114915568B
公开(公告)日：2024-04-09
申请号：CN202110177809.1
申请日：2021-02-09
Applicant: 大唐移动通信设备有限公司
Inventor： 徐大为
IPC: H04L43/08 , H04L43/0852 , H04B17/391
Abstract: 本申请公开了一种信号传输线的性能确定方法、装置及存储介质，涉及通信技术领域。具体实现方案为：确定信号传输线的性能要求，其中，性能要求包括：信号传输线的玻纤效应所导致的差分信号插损量小于预设的插损余量；基于信号传输线仿真模型，确定插损余量对应的差分信号时延；基于差分信号时延以及信号传输线的单位长度内信号时延变化量，确定信号传输线的最大长度阈值；在信号传输线的实际长度小于或者等于最大长度阈值时，确定传输线的性能符合性能要求，从而能够基于信号传输线仿真模型来确定信号传输线的性能是否符合预设的性能要求，不存在漏测的可能性，且成本较低。
-
公开(公告)号：CN114691539A
公开(公告)日：2022-07-01
申请号：CN202011610609.2
申请日：2020-12-30
Applicant: 大唐移动通信设备有限公司
Inventor： 徐大为
IPC: G06F12/06
Abstract: 本申请提供了电子设备启动方法及电子设备，电子设备包括处理器、内存及CPLD，CPLD中包括存储有SPD信息的静态存储模块，在电子设备上电后，CPLD完成自身的启动，从静态存储模块中获取SPD信息的存储地址发送给处理器并触发处理器上电启动；处理器根据存储地址读取SPD信息，并根据SPD信息初始化内存；处理器完成操作系统的启动。将SPD信息存储到已有的CPLD的静态存储模块中，不用分别针对每个内存均设置一个EEPROM，可以减少电子设备中EEPROM的数量，从而节约硬件成本。并且CPLD的静态存储模块中的SPD信息是可以直接修改的，不用卸下烧录，能够简化内存的更换工序，减少错误出现。
-
Patent Agency Ranking
公开(公告)号：CN111490777B
公开(公告)日：2023-04-11
申请号：CN201910085082.7
申请日：2019-01-29
Applicant: 大唐移动通信设备有限公司
Inventor： 徐大为
Abstract: 本申请公开了一种晶振频率检测处理方法及装置、逻辑器件、存储介质，该方法包括：采用可编程逻辑器件实现，评估晶振的相位偏差是否超过设定值，如果是，则确定该晶振的频率偏差较大，调整计算晶振频率偏差的分频值，找到合适的分频值以后，就循环计算收敛，使晶振稳定工作，然后再计算出晶振输出的真实频率。解决了现有技术中的某些场景下，晶振长时间使用后，因为频偏过大需要更换的技术问题。
-
公开(公告)号：CN111490777A
公开(公告)日：2020-08-04
申请号：CN201910085082.7
申请日：2019-01-29
Applicant: 大唐移动通信设备有限公司
Inventor： 徐大为
Abstract: 本申请公开了一种晶振频率检测方法及装置，该方法包括：采用可编程逻辑器件实现，评估晶振的相位偏差是否超过设定值，如果是，则确定该晶振的频率偏差较大，调整计算晶振频率偏差的分频值，找到合适的分频值以后，就循环计算收敛，使晶振稳定工作，然后再计算出晶振输出的真实频率。解决了现有技术中的某些场景下，晶振长时间使用后，因为频偏过大需要更换的技术问题。
-
公开(公告)号：CN106998584B
公开(公告)日：2020-05-26
申请号：CN201610049546.5
申请日：2016-01-25
Applicant: 大唐移动通信设备有限公司
IPC: H04W56/00
Abstract: 本发明公开了一种信号传输方法及装置、基站，用以实现时钟板发送不同的时隙定时信号到各个子板，使得不同的子板可以根据自身配置要求解析不同的时隙定时信号，从而输出不同的时隙中断信号。本发明提供的一种信号发送方法，包括：时钟板确定时隙定时信号的发送时间到达；所述时钟板发送与所述发送时间对应的时隙定时信号给每一子板；其中，所述时钟板周期性地发送多个时隙定时信号，并且所述多个时隙定时信号不同，不同的时隙定时信号的发送时间不同。
-
公开(公告)号：CN117130669A
公开(公告)日：2023-11-28
申请号：CN202210545763.9
申请日：2022-05-19
Applicant: 大唐移动通信设备有限公司
Inventor： 徐大为
IPC: G06F9/4401 , G06F11/07 , G06F1/24
Abstract: 本公开提出了一种基本输出输入系统BIOS启动方法、装置、电子设备及存储介质，涉及应用系统技术领域，该方法包括：在启动BIOS的同时启动看门狗；通过少针脚型LPC接口读取可编程逻辑器件CPLD的硬件信息；当在开门狗的预设时间内读取CPLD的硬件信息出现读取异常的情况下，对BIOS进行重启复位操作。由此，通过在x86系统中加入看门狗，对BIOS的启动进行监控，可以实现当BIOS启动异常时，对BIOS自动进行恢复，无需通过上下电恢复，提升系统的启动效率。
-
公开(公告)号：CN106998584A
公开(公告)日：2017-08-01
申请号：CN201610049546.5
申请日：2016-01-25
Applicant: 大唐移动通信设备有限公司
IPC: H04W56/00
Abstract: 本发明公开了一种信号传输方法及装置、基站，用以实现时钟板发送不同的时隙定时信号到各个子板，使得不同的子板可以根据自身配置要求解析不同的时隙定时信号，从而输出不同的时隙中断信号。本发明提供的一种信号发送方法，包括：时钟板确定时隙定时信号的发送时间到达；所述时钟板发送与所述发送时间对应的时隙定时信号给每一子板；其中，所述时钟板周期性地发送多个时隙定时信号，并且所述多个时隙定时信号不同，不同的时隙定时信号的发送时间不同。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.039 seconds)
