-
公开(公告)号：CN100406903C
公开(公告)日：2008-07-30
申请号：CN200510056890.9
申请日：2005-03-28
Applicant: 大唐移动通信设备有限公司
IPC: G01R31/317 , G01R31/28
Abstract: 本发明提供了一种可编程逻辑器件配置的检测方法，初始化配置可编程逻辑器件时，所使用的配置信息包括为可编程逻辑器件配置的向一个指定地址存储的一特定值，在系统上电后，该方法包括：A.读取可编程逻辑器件内部指定地址所存储的值；B.根据所读取的值与指定的值是否相同，确定可编程逻辑器件配置是否正确，不正确时，触发可编程逻辑器件的初始化配置并返回步骤A。使用本发明，可以实现对可编程逻辑器件是否被正确配置进行检测，且该检测不会受到外界的电干扰。
-
公开(公告)号：CN1758542B
公开(公告)日：2010-04-14
申请号：CN200410080463.X
申请日：2004-10-10
Applicant: 大唐移动通信设备有限公司
Abstract: 一种时钟锁相环的锁相控制方法，时钟锁相环至少包括处理器、鉴相器、滤波器和晶体振荡器，包括：(1)分别设置时钟锁相环进入自由状态、快捕状态、跟踪状态、保持状态及失锁状态各自完成的操作步骤；(2)设置控制状态，确定控制状态跳转至其他每一状态的跳转条件以及其他每一状态跳转至控制状态的跳转条件，控制状态用以实现各个状态之间跳转的判别；(3)当时钟锁相环初始上电后，处理器先进入控制状态，然后根据步骤(2)设定的跳转条件进入相应状态，执行步骤(1)中对应的操作步骤，进而实现时钟锁相环的锁相控制。本发明进行状态跳转比较简单，直接跳转至控制状态，由控制状态判定跳转至哪个状态，提高了系统的稳定性。
-
公开(公告)号：CN1841079A
公开(公告)日：2006-10-04
申请号：CN200510056890.9
申请日：2005-03-28
Applicant: 大唐移动通信设备有限公司
IPC: G01R31/317 , G01R31/28
Abstract: 本发明提供了一种可编程逻辑器件配置的检测方法，初始化配置可编程逻辑器件时，所使用的配置信息包括为可编程逻辑器件配置一个指定地址存储有一指定的值，在系统上电后，该方法包括：A.读取可编程逻辑器件内部指定地址所存储的值；B.根据所读取的值与指定的值是否相同，确定可编程逻辑器件配置是否正确，不正确时，触发可编程逻辑器件的初始化配置并返回步骤A。使用本发明，可以实现对可编程逻辑器件是否被正确配置进行检测，且该检测不会受到外界的电干扰。
-
公开(公告)号：CN1770633A
公开(公告)日：2006-05-10
申请号：CN200410086353.4
申请日：2004-10-26
Applicant: 大唐移动通信设备有限公司
Inventor： 刘飚
Abstract: 本发明公开了一种时钟锁相环及时钟锁相的控制方法，该时钟锁相环包括由鉴相器、环路滤波器、数/模转换器、晶体振荡器及分频器组成的相位负反馈环路以及连接所述环路滤波器的处理器，还包括设置在所述鉴相器与所述环路滤波器之间的前置滤波器，所述前置滤波器连接所述处理器，用于依据预先设定的更新周期接收并保存由所述鉴相器发送的若干相位差，过滤在传输过程中产生抖动和飘移的参考时钟信号所计算获得的相位差，由此提高时钟锁相环的控制精度。
-
公开(公告)号：CN1758542A
公开(公告)日：2006-04-12
申请号：CN200410080463.X
申请日：2004-10-10
Applicant: 大唐移动通信设备有限公司
Abstract: 一种时钟锁相环的锁相控制方法，时钟锁相环至少包括处理器、鉴相器、滤波器和晶体振荡器，包括：(1)分别设置时钟锁相环进入自由状态、快捕状态、跟踪状态、保持状态及失锁状态各自完成的操作步骤；(2)设置控制状态，确定控制状态跳转至其他每一状态的跳转条件以及其他每一状态跳转至控制状态的跳转条件，控制状态用以实现各个状态之间跳转的判别；(3)当时钟锁相环初始上电后，处理器先进入控制状态，然后根据步骤(2)设定的跳转条件进入相应状态，执行步骤(1)中对应的操作步骤，进而实现时钟锁相环的锁相控制。本发明进行状态跳转比较简单，直接跳转至控制状态，由控制状态判定跳转至哪个状态，提高了系统的稳定性。
-
Patent Agency Ranking
公开(公告)号：CN1333529C
公开(公告)日：2007-08-22
申请号：CN200410039558.7
申请日：2004-02-10
Applicant: 大唐移动通信设备有限公司
Abstract: 本发明提供一种电子设备中时钟检测方法，包括：确定所述CPU的中断端口的中断信号；将被检测时钟信号输入所述CPU的中断端口；根据所述确定的中断信号所述被检测时钟信号触发对所述被检测时钟信号进行时钟检测；本发明提供一种电子设备中时钟检测装置，包括：时钟输入模块、触发模块、时钟信号检测模块；本发明技术实现方案及电路设计简单，适用范围广泛，实现成本低。
-
公开(公告)号：CN1770634B
公开(公告)日：2010-04-28
申请号：CN200410086355.3
申请日：2004-10-26
Applicant: 大唐移动通信设备有限公司
Abstract: 本发明公开了一种时钟锁相环装置，用以实现输出的时钟频率与本装置接收到的参考时钟频率一致，所述装置包括鉴相器、环路滤波器、处理器、分频器，还包括DDS单元和向所述DDS单元提供时钟的本地时钟源。其中，分别连接所述处理器与分频器的DDS单元，用于在所述处理器的控制下，根据所述频率差调整输出的时钟频率，以便所述时钟频率锁定所述参考时钟频率。由于DDS单元能够在处理器的控制下，产生不同的频率范围及不同的牵引范围，使得时钟锁相环装置适用的应用领域广，具有较好的通用性。
-
公开(公告)号：CN1770633B
公开(公告)日：2010-04-14
申请号：CN200410086353.4
申请日：2004-10-26
Applicant: 大唐移动通信设备有限公司
Inventor： 刘飚
Abstract: 本发明公开了一种时钟锁相环及时钟锁相的控制方法，该时钟锁相环包括由鉴相器、环路滤波器、数/模转换器、晶体振荡器及分频器组成的相位负反馈环路以及连接所述环路滤波器的处理器，还包括设置在所述鉴相器与所述环路滤波器之间的前置滤波器，所述前置滤波器连接所述处理器，用于依据预先设定的更新周期接收并保存由所述鉴相器发送的若干相位差，过滤在传输过程中产生抖动和飘移的参考时钟信号所计算获得的相位差，由此提高时钟锁相环的控制精度。
-
公开(公告)号：CN1770634A
公开(公告)日：2006-05-10
申请号：CN200410086355.3
申请日：2004-10-26
Applicant: 大唐移动通信设备有限公司
Abstract: 本发明公开了一种时钟锁相环装置，用以实现输出的时钟频率与本装置接收到的参考时钟频率一致，所述装置包括鉴相器、环路滤波器、处理器、分频器，还包括DDS单元和向所述DDS单元提供时钟的本地时钟源。其中，分别连接所述处理器与分频器的DDS单元，用于在所述处理器的控制下，根据所述频率差调整输出的时钟频率，以便所述时钟频率锁定所述参考时钟频率。由于DDS单元能够在处理器的控制下，产生不同的频率范围及不同的牵引范围，使得时钟锁相环装置适用的应用领域广，具有较好的通用性。
-
公开(公告)号：CN1655454A
公开(公告)日：2005-08-17
申请号：CN200410039558.7
申请日：2004-02-10
Applicant: 大唐移动通信设备有限公司
Abstract: 本发明提供一种电子设备中时钟检测方法，包括：确定所述CPU的中断端口的中断信号；将被检测时钟信号输入所述CPU的中断端口；根据所述确定的中断信号所述被检测时钟信号触发对所述被检测时钟信号进行时钟检测；本发明提供一种电子设备中时钟检测装置，包括：时钟输入模块、触发模块、时钟信号检测模块；本发明技术实现方案及电路设计简单，适用范围广泛，实现成本低。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.028 seconds)
