公开(公告)号：CN105573834A

公开(公告)日：2016-05-11

申请号：CN201510938217.1

申请日：2015-12-16

Applicant: 复旦大学

Inventor： 张为华 ,  季晓枫 ,  余时强

IPC: G06F9/48

CPC classification number: G06F9/4881

Abstract: 本发明属于并行处理器技术领域，具体为一种基于异构平台的面向高维词汇树构建方法。本发明利用异构处理平台（通用处理器和图形处理器（GPGPU）混合架构）上图形处理器强大的并行计算能力与可编程性，提升高维词汇树构建过程的速度。本发明利用图形处理器高并发性的特点加速高维词汇树算法的核心过程，利用高维词汇树算法特性和图形处理器的内存访问模式优化算法的访存过程，并设计了主机和图形处理器在高维词汇树算法运行过程中的协调策略。本发明方法可以有效提升面向高维数据的词汇树的构建速度。

公开(公告)号：CN105573834B

公开(公告)日：2018-12-11

申请号：CN201510938217.1

申请日：2015-12-16

Applicant: 复旦大学

Inventor： 张为华 ,  季晓枫 ,  余时强

IPC: G06F9/48

Abstract: 本发明属于并行处理器技术领域，具体为一种基于异构平台的面向高维词汇树构建方法。本发明利用异构处理平台（通用处理器和图形处理器（GPGPU）混合架构）上图形处理器强大的并行计算能力与可编程性，提升高维词汇树构建过程的速度。本发明利用图形处理器高并发性的特点加速高维词汇树算法的核心过程，利用高维词汇树算法特性和图形处理器的内存访问模式优化算法的访存过程，并设计了主机和图形处理器在高维词汇树算法运行过程中的协调策略。本发明方法可以有效提升面向高维数据的词汇树的构建速度。

公开(公告)号：CN105117369B

公开(公告)日：2017-11-10

申请号：CN201510468604.3

申请日：2015-08-04

Applicant: 复旦大学

Inventor： 张为华 ,  余时强

IPC: G06F15/163 ,  G06F15/167

Abstract: 本发明属于并行处理器技术领域，具体涉及一种基于异构处理平台的多种并行错误检测系统。本发明主要利用异构平台上通用图形处理器强大的并行计算能力与可编程性，来同时检测主流的多种并行错误，包括数据竞争，原子性违背和顺序违背。设计复杂度方面，本发明只需要较平滑的硬件复杂度，并且不需要改变片上关键路径（如高速缓存或者缓存一致性）的逻辑，只添加访存收集模块和访存预处理模块，分别来收集可能导致并行错误的访存指令和提供错误检测的相关信息，错误检测的算法则利用通用图形处理器来实现高度并行。本发明提供的硬件架构能够在程序运行过程中发现并行错误，并且只带来很小的运行开销。

公开(公告)号：CN105117369A

公开(公告)日：2015-12-02

申请号：CN201510468604.3

申请日：2015-08-04

Applicant: 复旦大学

Inventor： 张为华 ,  余时强

IPC: G06F15/163 ,  G06F15/167

Abstract: 本发明属于并行处理器技术领域，具体涉及一种基于异构处理平台的多种并行错误检测体系架构。本发明主要利用异构平台上通用图形处理器强大的并行计算能力与可编程性，来同时检测主流的多种并行错误，包括数据竞争，原子性违背和顺序违背。设计复杂度方面，本发明只需要较平滑的硬件复杂度，并且不需要改变片上关键路径（如高速缓存或者缓存一致性）的逻辑，只添加访存收集模块和访存预处理模块，分别来收集可能导致并行错误的访存指令和提供错误检测的相关信息，错误检测的算法则利用通用图形处理器来实现高度并行。本发明提供的硬件架构能够在程序运行过程中发现并行错误，并且只带来很小的运行开销。