-
公开(公告)号：CN118941770A
公开(公告)日：2024-11-12
申请号：CN202410957820.3
申请日：2024-07-17
Applicant: 哈尔滨工业大学
IPC: G06V10/25 , G06N3/0464 , G06N3/0495 , G06N3/082
Abstract: 基于FPGA加速的神经网络目标检测方法，涉及卷积神经网络加速器的技术领域。为解决现有技术中存在的，现有的基于FPGA的卷积神经网络加速器设计中，对YOLO这样的网络准确率有显著下降，且存在较高的延迟的技术问题，本发明提供的技术方案为：基于FPGA加速的神经网络目标检测系统构建方法，包括：得到压缩后的网络模型；进行数据处理和传输，获得预处理后的特征图和权重数据；对预处理后的特征图和权重数据进行卷积计算，获得卷积计算结果；通过最大池化层、Upsample上采样层和Concat层对卷积计算结果进行处理，获得经过池化、上采样和拼接的特征图；含FIFO结构的NMS非极大值抑制模块对经过池化、上采样和拼接的特征图进行后处理。适合应用于神经网络目标检测的工作中。
Search Results
1
records
(took 0.013 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
