公开(公告)号：CN114937667B

公开(公告)日：2025-04-29

申请号：CN202210297544.3

申请日：2022-03-24

Applicant: 吉林大学

Inventor： 李柳暗 ,  付诗洋 ,  王启亮 ,  成绍恒

IPC: H10D84/85 ,  H10D64/62 ,  H10D84/03

Abstract: 本发明的可用于单片集成的金刚石基CMOS逻辑电路及制备方法属于半导体单片集成电路技术领域，其结构由下往上依次包括衬底(1)、金刚石外延层(2)、氢终端二维空穴气(3)、绝缘介质层(4)、半导体层和欧姆接触电极；制备方法包括在衬底上生长金刚石外延层、刻蚀形成凹槽结构、形成氢终端二维空穴气等步骤。本发明工艺简单，利用氢终端金刚石表面的二维空穴气作为栅电极可以有效缩短晶体管栅极长度，并且利用p、n型半导体形成CMOS结构，有利于后续单片集成。

公开(公告)号：CN114937667A

公开(公告)日：2022-08-23

申请号：CN202210297544.3

申请日：2022-03-24

Applicant: 吉林大学

Inventor： 李柳暗 ,  付诗洋 ,  王启亮 ,  成绍恒

IPC: H01L27/092 ,  H01L29/45 ,  H01L21/8238

Abstract: 本发明的可用于单片集成的金刚石基CMOS逻辑电路及制备方法属于半导体单片集成电路技术领域，其结构由下往上依次包括衬底(1)、金刚石外延层(2)、氢终端二维空穴气(3)、绝缘介质层(4)、半导体层和欧姆接触电极；制备方法包括在衬底上生长金刚石外延层、刻蚀形成凹槽结构、形成氢终端二维空穴气等步骤。本发明工艺简单，利用氢终端金刚石表面的二维空穴气作为栅电极可以有效缩短晶体管栅极长度，并且利用p、n型半导体形成CMOS结构，有利于后续单片集成。