公开(公告)号：CN103810137A

公开(公告)日：2014-05-21

申请号：CN201410004881.4

申请日：2014-01-07

Applicant: 南京大学 ,  中国电子科技集团公司第十四研究所

Inventor： 潘红兵 ,  钱禹 ,  李丽 ,  郑昱 ,  李磊 ,  余慧 ,  徐峰 ,  黄炎

IPC: G06F15/16 ,  G06F9/46

Abstract: 本发明涉及一种基于多FPGA平台的NCS算法并行化的方法，包括子孔径处理与合成孔径处理，所述子孔径处理与合成孔径处理通过两级流水线并行处理；所述子孔径处理中采用流水并行处理方式；所述子孔径处理与合成孔径处理中相互独立的若干数据处理任务分配在若干个芯片中并行执行。有益效果为：利用了多核硬件架构，将将运算任务划分为多个子任务分配到不同芯片的处理单元中分别处理，从而实现任务处理的并行化，有效的提高了片上软件的效率。

公开(公告)号：CN103677741A

公开(公告)日：2014-03-26

申请号：CN201310742912.1

申请日：2013-12-30

Applicant: 南京大学

Inventor： 李丽 ,  潘红兵 ,  于东 ,  黄炎 ,  钱禹 ,  韩峰 ,  何书专 ,  李伟

IPC: G06F7/57 ,  G06F9/30

Abstract: 本发明公开了一种基于NCS算法的成像方法以及混合精度浮点协处理器，所述方法包括按步累加运算：构造若干个单精度加法器，通过按步累加运算以每步内对应的地址取数进行累加，按步累加运算的步长为任意值，多个加法器可以并行运行以提高运算速度；涉及到正余弦运算的，通过引入无理数的较小量对π进行双精度补偿修正，以降低计算值与真实值的误差。所述协处理器包括流水线控制模块、寄存器模块以及运算控制模块。有益效果为：1）采用双精度运算模块提高成像精度；2）删减不必要的运算模块以节约成本；3）硬件实现了按步累加和复数求模，大幅提升运算速度；4）对于按步累加和复数求模，仅需调用相应指令，显著降低了软件编程难度。

公开(公告)号：CN104461465A

公开(公告)日：2015-03-25

申请号：CN201410833374.1

申请日：2014-12-29

Applicant: 南京大学 ,  中国电子科技集团公司第十四研究所

Inventor： 潘红兵 ,  李丽 ,  钱禹 ,  任稳稳 ,  陈铠 ,  周海斌 ,  何书专 ,  沙金 ,  李伟

IPC: G06F9/30 ,  G06F9/38

Abstract: 本发明涉及一种基于乒乓操作的高效率控制器，与外部DSP核连接，包括外部接口模块，用于实现控制器与外部DSP之间的数据传递；主状态机模块，用于完成状态的跳转，通过将计算时间掩盖搬运数据的时间，实现乒乓功能；寄存器组，用于实现外部DSP与本控制器的信息交互；存储分配单元，用于完成内部存储的分配，为实现乒乓操作提供存储资源基础。有益效果为：将内部存储资源分为两部分，在前半部分运算时，搬运后半部分所需的数据，从而掩盖部分搬运数据的时间，实现乒乓操作流程，提高实际运算效率。