公开(公告)号：CN108763116B

公开(公告)日：2021-08-06

申请号：CN201810489117.9

申请日：2018-05-21

Applicant: 南京大学

Inventor： 李丽 ,  沈鹏程 ,  祁鹏展 ,  陈沁雨 ,  傅玉祥 ,  李伟 ,  何书专

IPC: G06F13/16

Abstract: 本发明提供了基于贪婪式算法的多通道DDR控制器，与外部总线通信连接，所述控制器包括：分布式控制器、访存请求调度器以及存储颗粒，所述存储颗粒提供数据通道，分布式控制器与数据通道一一对应连接，各分布式控制器通过连接到同一个访存请求调度器与外部总线进行交互；访存请求调度器对总线上发起的访存请求按贪婪式调度算法进行重排序，再将所述访存请求分配到空闲的数据通道上执行。有益效果：能够减少处理同一请求序列所需要的总的时间，进而提高多通道DDR的访存性能。

公开(公告)号：CN108763116A

公开(公告)日：2018-11-06

申请号：CN201810489117.9

申请日：2018-05-21

Applicant: 南京大学

Inventor： 李丽 ,  沈鹏程 ,  祁鹏展 ,  陈沁雨 ,  傅玉祥 ,  李伟 ,  何书专

IPC: G06F13/16

CPC classification number: G06F13/1626 ,  G06F13/1642 ,  G06F13/1668

Abstract: 本发明提供了基于贪婪式算法的多通道DDR控制器，与外部总线通信连接，所述控制器包括：分布式控制器、访存请求调度器以及存储颗粒，所述存储颗粒提供数据通道，分布式控制器与数据通道一一对应连接，各分布式控制器通过连接到同一个访存请求调度器与外部总线进行交互；访存请求调度器对总线上发起的访存请求按贪婪式调度算法进行重排序，再将所述访存请求分配到空闲的数据通道上执行。有益效果：能够减少处理同一请求序列所需要的总的时间，进而提高多通道DDR的访存性能。

公开(公告)号：CN108804380A

公开(公告)日：2018-11-13

申请号：CN201810489109.4

申请日：2018-05-21

Applicant: 南京大学

Inventor： 李丽 ,  刘禹楠 ,  沈鹏程 ,  陈辉 ,  丰帆 ,  潘红兵 ,  何书专

IPC: G06F15/78 ,  G06F13/30

CPC classification number: G06F15/7846 ,  G06F13/30 ,  G06F15/7867

Abstract: 本发明提供了矢量运算硬件加速器多核级联的周期精确仿真模型，基于SystemC周期精确模型，包括：控制模块，产生配置参数并输出；传输模块，接收配置参数，根据配置参数完成专用处理器核外部的数据与地址传输、专用处理器核内部的数据与地址传输以及级联模式下多个专用处理器核之间的数据与地址传输；运算模块，接收配置参数，根据配置参数选定相应的基础运算单元，并将运算单元搭建成由配置参数决定的算法运算模块后，进行运算。存储模块，接收配置参数，根据配置参数存储运算模块运算时所需的数据以及运算模块运算时产生的中间结果和最终结果。有益效果：实现了矢量运算硬件加速器多核级联的系统仿真，可支持更大运算规模的算法，仿真速度快。