-
公开(公告)号：CN107196792A
公开(公告)日：2017-09-22
申请号：CN201710349231.7
申请日：2017-05-17
Applicant: 南京大学
Abstract: 本发明公开了一种可扩展的支持动态部分重构的可重构计算配置网络系统，采用多层次嵌套树形结构形成配置网络系统，配置流每一次改变配置路径方向都扩展两个配置方向，形成一条配置链上配置串行传递、多条配置链上配置并行传递的串并行混合配置的重构方式，多层次嵌套树形结构由至少一个双树配置网络结构与一个双向主干配置链组成，双树配置网络结构由两个单树配置网络结构组成，每个单树配置网络结构均与可重构计算单元相连。本发明几乎不增加逻辑资源消耗的前提下，减少了互连和配置功耗。
-
公开(公告)号：CN107196792B
公开(公告)日：2020-08-04
申请号：CN201710349231.7
申请日：2017-05-17
Applicant: 南京大学
Abstract: 本发明公开了一种可扩展的支持动态部分重构的可重构计算配置网络系统，采用多层次嵌套树形结构形成配置网络系统，配置流每一次改变配置路径方向都扩展两个配置方向，形成一条配置链上配置串行传递、多条配置链上配置并行传递的串并行混合配置的重构方式，多层次嵌套树形结构由至少一个双树配置网络结构与一个双向主干配置链组成，双树配置网络结构由两个单树配置网络结构组成，每个单树配置网络结构均与可重构计算单元相连。本发明几乎不增加逻辑资源消耗的前提下，减少了互连和配置功耗。
-
公开(公告)号：CN106843803A
公开(公告)日：2017-06-13
申请号：CN201611222156.X
申请日：2016-12-27
Applicant: 南京大学
IPC: G06F7/24
CPC classification number: G06F7/24
Abstract: 本发明的基于归并树的全排序加速器，包括：主控模块，接收运算信号，并根据所述运算信号确定排序、合并的次数、排序点数以及读写地址；输出控制信号，控制合并的开始和结束；运算单元，由若干比较器组成，根据所述运算信号执行比较逻辑运算，输出中间结果；FIFO存储单元，由若干寄存器组成，接收所述中间结果并存储，根据所述传输信号，执行中间结果的读写操作；主控制器与每一比较器、寄存器形成映射形成一个结点，所有结点形成归并树的处理结构。有益效果：资源开销较小使用更加灵活，同时有良好的并行性来满足高吞吐量系统的需求。
-
公开(公告)号：CN106843803B
公开(公告)日：2019-04-23
申请号：CN201611222156.X
申请日：2016-12-27
Applicant: 南京大学
IPC: G06F7/24
Abstract: 本发明的基于归并树的全排序加速器，包括：主控模块，接收运算信号，并根据所述运算信号确定排序、合并的次数、排序点数以及读写地址；输出控制信号，控制合并的开始和结束；运算单元，由若干比较器组成，根据所述运算信号执行比较逻辑运算，输出中间结果；FIFO存储单元，由若干寄存器组成，接收所述中间结果并存储，根据所述传输信号，执行中间结果的读写操作；主控制器与每一比较器、寄存器形成映射形成一个结点，所有结点形成归并树的处理结构。有益效果：资源开销较小使用更加灵活，同时有良好的并行性来满足高吞吐量系统的需求。
-
-
-
Search Results
4
records
(took 0.017 seconds)
