-
公开(公告)号:CN118626410B
公开(公告)日:2024-10-29
申请号:CN202411096643.0
申请日:2024-08-12
Applicant: 北京微核芯科技有限公司
IPC: G06F12/0811 , G06F12/084
Abstract: 本申请提出了一种多级缓存存储系统的访问方法、装置、设备和介质,涉及数据处理技术领域,方法包括:获取多级缓存存储系统的目标请求操作;响应于目标请求操作为第一替换请求操作,获取第一替换请求操作在多级缓存存储系统中的替换区域,以确定第一替换请求操作在多级缓存存储系统中的目标写回区域;获取第一替换请求操作在替换区域内的第一数据块,并将第一数据块替换写回至目标写回区域。无需等待特定条件被满足,即可将数据块替换写回到不同的目标写回区域,提高了数据块的替换写回的灵活性,优化了多级缓存存储系统的访问方法。
-
公开(公告)号:CN118626409B
公开(公告)日:2024-10-29
申请号:CN202411096641.1
申请日:2024-08-12
Applicant: 北京微核芯科技有限公司
IPC: G06F12/0811 , G06F3/06
Abstract: 本申请提出了一种写请求的处理方法、装置、设备和介质,涉及数据处理技术领域,方法包括:获取第一写请求在一级私有缓存中的第一候选数据块的数据块状态,其中,一级私有缓存属于第一处理器核;根据数据块状态,识别第一写请求在一级私有缓存中是否写失效;响应于识别到第一写请求在一级私有缓存中写失效,通过第一处理器核上的二级私有缓存,获取第一写请求的目标写数据块。简化了写失效的识别判定方法,提高了写请求在多级缓存存储系统中的命中率,优化了写请求的处理方法。
-
公开(公告)号:CN118796278A
公开(公告)日:2024-10-18
申请号:CN202411289756.2
申请日:2024-09-14
Applicant: 北京微核芯科技有限公司
IPC: G06F9/38
Abstract: 本发明提供一种处理器取指令方法、装置、设备和存储介质,涉及计算机技术领域,该方法应用于电子设备中的处理器,电子设备包括处理器和存储器,存储器包括高速缓存器,该方法包括:接收取指令请求;取指令请求的指令块中包括普通指令和压缩指令;根据取指令请求,确定取指令请求的有效结果;有效结果用于表征取指令请求是否需要从高速缓存器中跨行取指令,高速缓存器中包括奇体存储体和偶体存储体;在有效结果为有效的情况下,根据取指令请求从指令块所在的连续两个高速缓存行中取出目标指令;指令块为基于取指令请求中的取指地址确定的;在有效结果为无效的情况下,根据取指令请求从指令块所在的高速缓存行中取出目标指令。
-
公开(公告)号:CN118626413A
公开(公告)日:2024-09-10
申请号:CN202411096640.7
申请日:2024-08-12
Applicant: 北京微核芯科技有限公司
IPC: G06F12/084 , G06F12/0811
Abstract: 本申请提出了一种数据块的状态获取方法、装置和电子设备,涉及数据处理技术领域,方法包括:响应于第一读请求在一级私有缓存和二级私有缓存中读失效,通过共享缓存获取所述第一读请求返回的第一数据块;获取所述第一数据块的第一计数值,并根据所述第一计数值获取所述第一数据块的第一数据块状态。本申请中,第一读请求在一级私有缓存和二级私有缓存中读失效时,通过共享缓存获取第一数据块,并根据第一数据块的第一计数值确定第一数据块的第一数据块状态,降低了多级缓存系统的一致性维护的工作量,从而降低了缓存容量的浪费程度,提高了访存请求在多级缓存中的命中率。
-
公开(公告)号:CN117472721B
公开(公告)日:2024-03-12
申请号:CN202311828931.6
申请日:2023-12-28
Applicant: 北京微核芯科技有限公司
Inventor: 商家玮
IPC: G06F11/34
Abstract: 本发明提供一种事件统计方法及装置,涉及计算机技术领域,方法包括:基于事件计数器的寄存器中的模式编码字段,确定事件计数器所支持进行事件统计的目标模式;在判定事件计数器的当前模式与目标模式一致的情况下,基于寄存器中待统计的至少两个事件编码字段和预先设置的事件编码表,在事件计数器的当前输入事件中选择待执行事件统计操作的目标字段;基于寄存器中的操作类型编码字段和预先设置的操作类型编码表,对目标字段执行操作类型编码字段对应的目标操作,得到当前输入事件所对应的当前事件统计结果;基于当前事件统计结果,更新事件计数器的历史事件统计结果。本发明的方法可以适应于对多个事件组合的事件统计。
-
公开(公告)号:CN116127261B
公开(公告)日:2023-08-25
申请号:CN202310417588.X
申请日:2023-04-19
Applicant: 北京微核芯科技有限公司
Abstract: 本公开提出一种处理器中矩阵乘累加方法、装置及电子设备,方法包括:获取处理器中待计算的第一矩阵、第二矩阵以及第三矩阵,其中,第一矩阵与第二矩阵为乘法运算关系,第三矩阵与乘法运算的结果为加法运算关系,以及基于预设的矩阵乘累加指令,分别将第一矩阵和第二矩阵中的元素依次写入第一向量寄存器组和第二向量寄存器组,将第三矩阵中的元素依次写入第三向量寄存器组,并将第一向量寄存器组与第二向量寄存器组中元素相乘以得到中间元素,并将中间元素与第三向量寄存器组中的元素进行累加,并将累加结果写入第三向量寄存器组,能够在处理器中设计专门的向量矩阵乘累加指令,提高处理器处理数据的性能。
-
公开(公告)号:CN115951937A
公开(公告)日:2023-04-11
申请号:CN202310225470.7
申请日:2023-03-10
Applicant: 北京微核芯科技有限公司
Abstract: 本公开提出一种处理器中向量指令填表和查表方法、装置及电子设备,方法包括:在处理器预设的存储空间配置向量指令查询表,其中,向量指令查询表的存储容量为项数与存储项位数的乘积,并确定待填表的候选向量寄存器对应的填表类型,其中,填表类型包括第一类型和第二类型,第一类型为寄存器宽度与寄存器分组最大数量的乘积大于等于存储容量,第二类型为寄存器宽度与寄存器分组最大数量的乘积小于存储容量,并利用与填表类型对应的填表规则,将多个候选向量寄存器中的目标向量寄存器存储的第一元素写入向量指令查询表,以及利用预设的查表规则,从向量指令查询表中获取待查询的第二元素,能够提高处理器性能。
-
公开(公告)号:CN118796278B
公开(公告)日:2024-11-29
申请号:CN202411289756.2
申请日:2024-09-14
Applicant: 北京微核芯科技有限公司
IPC: G06F9/38
Abstract: 本发明提供一种处理器取指令方法、装置、设备和存储介质,涉及计算机技术领域,该方法应用于电子设备中的处理器,电子设备包括处理器和存储器,存储器包括高速缓存器,该方法包括:接收取指令请求;取指令请求的指令块中包括普通指令和压缩指令;根据取指令请求,确定取指令请求的有效结果;有效结果用于表征取指令请求是否需要从高速缓存器中跨行取指令,高速缓存器中包括奇体存储体和偶体存储体;在有效结果为有效的情况下,根据取指令请求从指令块所在的连续两个高速缓存行中取出目标指令;指令块为基于取指令请求中的取指地址确定的;在有效结果为无效的情况下,根据取指令请求从指令块所在的高速缓存行中取出目标指令。
-
公开(公告)号:CN117971718B
公开(公告)日:2024-06-28
申请号:CN202410365394.4
申请日:2024-03-28
Applicant: 北京微核芯科技有限公司
IPC: G06F12/0811 , G06F12/084
Abstract: 本申请提出了一种多核处理器的缓存替换方法及其装置,涉及处理器技术领域。通过向多级缓存系统所包含的一级私有缓存发送第一访问请求,并确定第一访问请求在一级私有缓存的第一命中状态;若第一命中状态指示第一访问请求在一级私有缓存中访问未命中,则生成一级私有缓存对应的第一替换信息,第一替换信息包括一级私有缓存中待进行替换的第一数据块对应的第一路信息和第一地址信息;基于第一替换信息生成发送给二级共享缓存的第二访问请求;将第二访问请求发送至二级共享缓存,获取二级共享缓存的返回数据,并基于返回数据完成一级私有缓存的缓存替换。本申请增加了一级私有缓存块在处理器片上存留的时间,提高处理器的片上存储容量利用率。
-
公开(公告)号:CN117472447B
公开(公告)日:2024-03-12
申请号:CN202311828932.0
申请日:2023-12-28
Applicant: 北京微核芯科技有限公司
Inventor: 商家玮
Abstract: 本发明提供一种寄存器重命名恢复方法、装置和设备,属于处理器技术领域,该方法应用于处理器,处理器中指令对应的寄存器重命名信息缓存在重排序缓存ROB中,ROB中指令按照固定的数量进行分组,ROB中的指令具有唯一的ROB标识ID,每一组设置一个检查点,所述方法包括:在存在预测错误指令的情况下,确定离预测错误指令的ROB ID最近的有效检查点;若存在最近的有效检查点,则将有效检查点保存的信息进行恢复;若不存在最近的有效检查点,则将预测错误指令至ROB中的出队指针之间的寄存器重命名之前的信息进行恢复。上述方案中可以减少指令的恢复时间,在下一次取指令和重命名的时间内进行重命名恢复,不会造成指令的阻塞。
-
-
-
-
-
-
-
-
-