-
公开(公告)号：CN106098932A
公开(公告)日：2016-11-09
申请号：CN201610425841.6
申请日：2016-06-16
Applicant: 北京大学
IPC: H01L45/00
CPC classification number: H01L45/146 , H01L45/1616
Abstract: 本发明公开了一种线性缓变忆阻器及其制备方法，该忆阻器在电极和阻变材料的界面处插入了一层对离子扩散速率具有调制效应的扩散调制层，本发明使得忆阻器导电细丝的形成和熔断处的离子扩散速率可以通过插入的扩散调制层达到不同的调制效果，从而实现对忆阻器特性的优化，使器件展现出阻值连续线性变化且更趋近于生物突触的特性。同时，器件具有低功耗及制备工艺与传统CMOS工艺相兼容的优点，对于神经网络计算硬件的最终实现有着重要的意义。
-
公开(公告)号：CN106814991B
公开(公告)日：2019-12-13
申请号：CN201710049933.3
申请日：2017-01-23
Applicant: 北京大学
IPC: G06F7/58
Abstract: 本发明公布了基于阻变存储器RRAM的无偏真随机数生成方法及生成器。将两个RRAM通过并联方式连接，使得阻变电压同时施加在两个RRAM上，两个RRAM均处于高阻态且阻值不同；或通过串联方式连接，使得阻变电压通过分压方式落在两个RRAM上，控制施加的阻变电压的大小为单个RRAM的阻变电压的2倍，使得两个RRAM的阻值分别处于高阻和低阻的随机状态；然后，方案A为交替施加正负不同的读取电压；方案B为将产生的信号再接入零位比较器并将两个零位比较器的输出端一起接入选择器，同时添加一个周期的时钟信号作为选择信号，交替输出两个零位比较器的结果。本发明在保证产生无偏性真随机数的同时，操作简单易行，实用性强。
-
公开(公告)号：CN107039586B
公开(公告)日：2019-04-02
申请号：CN201710174064.7
申请日：2017-03-22
Applicant: 北京大学
Abstract: 本发明公开了一种支持非易失“与非”逻辑的三端忆阻器及实现方法。本发明采用底电极、阻变层和顶电极形成MIM纳米堆垛结构，再覆盖绝缘调制层，在绝缘调制层上形成调制电极；只有在调制电极和顶电极同时施加高电压时，两个叠加电场共同作用，阻变层中的离子发生输运，形成局域的导电通道，导致电阻降低，由高阻态转变为低阻态，逻辑运算的结果通过电阻状态以非易失的形式存储在三端忆阻器当中，从而实现非易失“与非”逻辑功能；本发明中的非易失“与非”逻辑门实现仅需单个三端忆阻器，有利于提高非易失电路集成密度，降低逻辑级联的复杂度，并有利于降低电路的功耗。此外，本发明涉及的三端忆阻器制备工艺与传统CMOS工艺相兼容。
-
公开(公告)号：CN107039586A
公开(公告)日：2017-08-11
申请号：CN201710174064.7
申请日：2017-03-22
Applicant: 北京大学
CPC classification number: H01L45/08 , G11C13/0002
Abstract: 本发明公开了一种支持非易失“与非”逻辑的三端忆阻器及实现方法。本发明采用底电极、阻变层和顶电极形成MIM纳米堆垛结构，再覆盖绝缘调制层，在绝缘调制层上形成调制电极；只有在调制电极和顶电极同时施加高电压时，两个叠加电场共同作用，阻变层中的离子发生输运，形成局域的导电通道，导致电阻降低，由高阻态转变为低阻态，逻辑运算的结果通过电阻状态以非易失的形式存储在三端忆阻器当中，从而实现非易失“与非”逻辑功能；本发明中的非易失“与非”逻辑门实现仅需单个三端忆阻器，有利于提高非易失电路集成密度，降低逻辑级联的复杂度，并有利于降低电路的功耗。此外，本发明涉及的三端忆阻器制备工艺与传统CMOS工艺相兼容。
-
Patent Agency Ranking
公开(公告)号：CN106098932B
公开(公告)日：2019-01-15
申请号：CN201610425841.6
申请日：2016-06-16
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明公开了一种线性缓变忆阻器及其制备方法，该忆阻器在电极和阻变材料的界面处插入了一层对离子扩散速率具有调制效应的扩散调制层，本发明使得忆阻器导电细丝的形成和熔断处的离子扩散速率可以通过插入的扩散调制层达到不同的调制效果，从而实现对忆阻器特性的优化，使器件展现出阻值连续线性变化且更趋近于生物突触的特性。同时，器件具有低功耗及制备工艺与传统CMOS工艺相兼容的优点，对于神经网络计算硬件的最终实现有着重要的意义。
-
公开(公告)号：CN107133668A
公开(公告)日：2017-09-05
申请号：CN201710291828.0
申请日：2017-04-28
Applicant: 北京大学
Abstract: 本发明公布了一种基于模糊玻尔兹曼机的忆阻神经网络训练方法，使用模糊化处理的方法，将受限玻尔兹曼机网络中连接的强度/权值由确定的数变成为模糊数，得到模糊权值；再将模糊权值代入受限玻尔兹曼机中，得到更适于描述忆阻器器件特性的模糊受限玻尔兹曼机网络；网络的训练过程为对模糊权值进行更新，由此得到训练好的忆阻神经网络。本发明克服了在利用忆阻器作为神经网络硬件中的突触单元时由于器件本身的涨落性带来的对网络精度及稳定性的影响，能够增强神经网络学习的鲁棒性，且具有普适性，可作为建立处理器件固有随机涨落性的神经形态系统的通用方法。
-
公开(公告)号：CN106814991A
公开(公告)日：2017-06-09
申请号：CN201710049933.3
申请日：2017-01-23
Applicant: 北京大学
IPC: G06F7/58
Abstract: 本发明公布了基于阻变存储器RRAM的无偏真随机数生成方法及生成器。将两个RRAM通过并联方式连接，使得阻变电压同时施加在两个RRAM上，两个RRAM均处于高阻态且阻值不同；或通过串联方式连接，使得阻变电压通过分压方式落在两个RRAM上，控制施加的阻变电压的大小为单个RRAM的阻变电压的2倍，使得两个RRAM的阻值分别处于高阻和低阻的随机状态；然后，方案A为交替施加正负不同的读取电压；方案B为将产生的信号再接入零位比较器并将两个零位比较器的输出端一起接入选择器，同时添加一个周期的时钟信号作为选择信号，交替输出两个零位比较器的结果。本发明在保证产生无偏性真随机数的同时，操作简单易行，实用性强。
-
公开(公告)号：CN107425114B
公开(公告)日：2019-08-13
申请号：CN201710174062.8
申请日：2017-03-22
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明公开了一种垂直结构异源电子突触器件及其制备方法。本发明采用底电极、阻变层和顶电极形成MIM纳米堆垛结构，再覆盖绝缘调制层，在绝缘调制层上形成调制电极，调制电极环绕MIM纳米堆垛结构；通过在调制电极施加电学信号，改变阻变层中电场强度分布，从而有效地调制阻变层中导电细丝的形成和熔断的动力学过程，从而实现对于异源突触可塑性模拟；同时，所发明的器件具有低功耗及制备工艺与传统CMOS工艺相兼容的优点。与原有平面结构器件相比，所发明的垂直异源电子突触结构具有更高的集成度和可微缩性，对于未来大规模类脑计算硬件的最终实现具有重要的意义。
-
公开(公告)号：CN107425114A
公开(公告)日：2017-12-01
申请号：CN201710174062.8
申请日：2017-03-22
Applicant: 北京大学
IPC: H01L45/00
CPC classification number: H01L45/04 , H01L45/1253 , H01L45/145 , H01L45/16
Abstract: 本发明公开了一种垂直结构异源电子突触器件及其制备方法。本发明采用底电极、阻变层和顶电极形成MIM纳米堆垛结构，再覆盖绝缘调制层，在绝缘调制层上形成调制电极，调制电极环绕MIM纳米堆垛结构；通过在调制电极施加电学信号，改变阻变层中电场强度分布，从而有效地调制阻变层中导电细丝的形成和熔断的动力学过程，从而实现对于异源突触可塑性模拟；同时，所发明的器件具有低功耗及制备工艺与传统CMOS工艺相兼容的优点。与原有平面结构器件相比，所发明的垂直异源电子突触结构具有更高的集成度和可微缩性，对于未来大规模类脑计算硬件的最终实现具有重要的意义。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.026 seconds)
