公开(公告)号：CN108196890B

公开(公告)日：2021-04-20

申请号：CN201711413515.4

申请日：2017-12-24

Applicant: 北京卫星信息工程研究所

Inventor： 陈德沅 ,  刘宪阳 ,  王鹏程 ,  高万里 ,  崔鹤 ,  郭鹤鹤 ,  赵诣 ,  裴冬博 ,  王志勇

IPC: G06F9/4401

Abstract: 本发明提出一种在轨混合加载FPGA与CPU的方法，包括：生成SRAM型FPGA加载配置文件；将其与生成的CPU引导软件加入了同步字命令融合生成统一加载配置文件并存储在PROM中；当上电后反熔丝FPGA根据从PROM中读取文件加载SRAM型FPGA，当配置加载成功后，返回加载成功信号；顺序读取文件，当判别到统一加载配置文件中的同步字命令后，识别文件中的CPU引导软件，桥接至CPU，对CPU进行引导软件加载；所述CPU自主产生读取PROM的控制信号发送至反熔丝FPGA，并从PROM中读回CPU的加载数据，以完成对CPU进行再次加载。本发明节省了FLASH的使用空间与成本，提高了其抗辐照能力，提高了CPU配置加载数据的可靠性。

公开(公告)号：CN108196890A

公开(公告)日：2018-06-22

申请号：CN201711413515.4

申请日：2017-12-24

Applicant: 北京卫星信息工程研究所

Inventor： 陈德沅 ,  刘宪阳 ,  王鹏程 ,  高万里 ,  崔鹤 ,  郭鹤鹤 ,  赵诣 ,  裴冬博 ,  王志勇

IPC: G06F9/4401

Abstract: 本发明提出一种在轨混合加载FPGA与CPU的方法，包括：生成SRAM型FPGA加载配置文件；将其与生成的CPU引导软件加入了同步字命令融合生成统一加载配置文件并存储在PROM中；当上电后反熔丝FPGA根据从PROM中读取文件加载SRAM型FPGA，当配置加载成功后，返回加载成功信号；顺序读取文件，当判别到统一加载配置文件中的同步字命令后，识别文件中的CPU引导软件，桥接至CPU，对CPU进行引导软件加载；所述CPU自主产生读取PROM的控制信号发送至反熔丝FPGA，并从PROM中读回CPU的加载数据，以完成对CPU进行再次加载。本发明节省了FLASH的使用空间与成本，提高了其抗辐照能力，提高了CPU配置加载数据的可靠性。