-
公开(公告)号：CN109952656B
公开(公告)日：2021-11-05
申请号：CN201780069327.6
申请日：2017-10-03
Applicant: 住友电气工业株式会社
Abstract: 有源区设置有由侧表面和底表面限定的至少一个栅沟槽。终端区包括围绕有源区的第二杂质区。侧表面具有面对第二杂质区的内端表面的第一外端表面。底表面具有第一底部部分和第二底部部分，第一底部部分与第一外端表面连续，第二底部部分与第一底部部分连续并且位于相对于所述第一底部部分位于与所述内端表面相反的一侧。碳化硅衬底具有第一区和第二区，第一区和第二区位于至少一个栅沟槽和第二主表面之间，并且彼此间隔开，漂移区被夹在其间。在平行于第一外端表面的方向上，位于第一底部部分和第二主表面之间的第一区和第二区之间的间隔小于位于第二底部部分和第二主表面之间的第一区和第二区之间的间隔。
-
公开(公告)号：CN106796886B
公开(公告)日：2020-05-01
申请号：CN201580046055.9
申请日：2015-07-22
Applicant: 住友电气工业株式会社
IPC: H01L21/336 , H01L21/20 , H01L29/12 , H01L29/78
Abstract: 一种碳化硅外延层(120)，包括：第一杂质区(61)，其具有第一导电类型；第二杂质区(62)，其被设置为与所述第一杂质区(61)接触并且具有与所述第一导电类型不同的第二导电类型；以及第三杂质区(63)，其和所述第一杂质区(61)由所述第二杂质区(62)分开并且具有所述第一导电类型。栅极绝缘膜(57)与所述第一杂质区(61)、所述第二杂质区(62)和所述第三杂质区(63)接触。沟槽部(20)形成在所述第一杂质区(61)的表面(161)中，所述表面(161)与所述栅极绝缘膜(57)接触，所述沟槽部(20)在沿所述表面(161)的方向上延伸，所述沟槽部(20)在所述一个方向上的宽度为所述沟槽部(20)在垂直于所述一个方向的方向上的宽度的两倍或者两倍以上，所述沟槽部(20)距所述表面(161)的最大深度不超过10nm。
-
公开(公告)号：CN105074933A
公开(公告)日：2015-11-18
申请号：CN201480008899.X
申请日：2014-02-04
Applicant: 住友电气工业株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/12
CPC classification number: H01L21/049 , H01L21/045 , H01L29/045 , H01L29/12 , H01L29/1608 , H01L29/4236 , H01L29/42368 , H01L29/513 , H01L29/66068 , H01L29/78 , H01L29/7813 , H01L29/7827
Abstract: 沟槽(TR)具有分别由第一至第三半导体层(121至123)构成的第一至第三侧表面(SW1至SW3)。在第一绝缘膜(210)中包括的第一侧壁部(201S)具有分别位于第一至第三侧表面(SW1至SW3)上的第一至第三区域(201a至201c)。第二绝缘膜(202)具有位于第一侧壁部(201S)上的第二侧壁部(202S)。第二侧壁部(202S)具有一端(E1)和另一端(E2)，一端(E1)连接到第二绝缘膜的第二底部(202S)，另一端(E2)位于第一区域(201a)或第二区域(201b)中的一个上，且距第三区域(201c)一定距离。因此，可以使得栅电极电容小。
-
公开(公告)号：CN116261787A
公开(公告)日：2023-06-13
申请号：CN202180067015.8
申请日：2021-08-30
Applicant: 住友电气工业株式会社
Inventor： 内田光亮
IPC: H01L29/12
Abstract: 碳化硅半导体器件具备碳化硅衬底，所述碳化硅衬底具有第一主面和与所述第一主面相对的第二主面，所述碳化硅衬底具有：漂移区，具有第一导电型；体区，设置在所述漂移区上，具有与所述第一导电型不同的第二导电型；源极区，以与所述漂移区隔开的方式设置在所述体区上，并且具有所述第一导电型；以及接触区，设置在所述体区上，并且具有所述第二导电型，在所述第一主面上设置有多个栅极沟槽，所述多个栅极沟槽由贯通所述源极区及所述体区而到达所述漂移区的侧面和与所述侧面相连的底面规定，并且在与所述第一主面平行的第一方向上延伸，所述接触区在与所述第一方向垂直的第二方向上从两侧与所述多个栅极沟槽中的一个第一栅极沟槽相接，并且在所述第二方向上从与所述第一栅极沟槽相邻的第二栅极沟槽分离。
-
公开(公告)号：CN105304713B
公开(公告)日：2019-07-19
申请号：CN201510434885.0
申请日：2015-07-22
Applicant: 住友电气工业株式会社
IPC: H01L29/78 , H01L29/36 , H01L21/336
CPC classification number: H01L29/7802 , H01L21/046 , H01L21/0485 , H01L29/045 , H01L29/0692 , H01L29/0696 , H01L29/1037 , H01L29/1095 , H01L29/1608 , H01L29/41758 , H01L29/4238 , H01L29/45 , H01L29/66068 , H01L29/7813
Abstract: 本发明涉及碳化硅半导体器件。提供了一种具有改善的开关特性的碳化硅半导体器件。MOSFET包括碳化硅层、栅极绝缘膜、栅电极和源电极。碳化硅层包括漂移区、体区和接触区。在主表面中，源电极与接触区相接触。MOSFET被配置成使得源电极相对于接触区的接触电阻不小于1×10‑4Ωcm2且不大于1×10‑1Ωcm2。而且，当在主表面的平面图中看时，接触区的面积不小于体区的面积的10％。
-
Patent Agency Ranking
公开(公告)号：CN105304702B
公开(公告)日：2019-04-23
申请号：CN201510434978.3
申请日：2015-07-22
Applicant: 住友电气工业株式会社
IPC: H01L29/772 , H01L29/78
Abstract: 本发明涉及碳化硅半导体器件。提供了一种可用于在负载短路时抑制元件损坏的碳化硅半导体器件。MOSFET包括碳化硅层、栅极绝缘膜、栅电极、源电极和漏电极。碳化硅层包括漂移区、体区和源极区。MOSFET被配置成使得在碳化硅层的厚度方向和体区中载流子的迁移方向上的横截面中、在源极区和源电极的接触宽度用n(μm)表示的情况下，并且在沟道区中形成反型层的导通状态下的MOSFET的导通电阻用RonA(mΩcm2)表示的情况下，关系表达式n＜‑0.02RonA+0.7成立。
-
公开(公告)号：CN105304702A
公开(公告)日：2016-02-03
申请号：CN201510434978.3
申请日：2015-07-22
Applicant: 住友电气工业株式会社
IPC: H01L29/772 , H01L29/78
CPC classification number: H01L29/1608 , H01L21/0485 , H01L29/045 , H01L29/0696 , H01L29/1095 , H01L29/4236 , H01L29/45 , H01L29/66068 , H01L29/7802 , H01L29/7813 , H01L29/78 , H01L29/7727
Abstract: 本发明涉及碳化硅半导体器件。提供了一种可用于在负载短路时抑制元件损坏的碳化硅半导体器件。MOSFET包括碳化硅层、栅极绝缘膜、栅电极、源电极和漏电极。碳化硅层包括漂移区、体区和源极区。MOSFET被配置成使得在碳化硅层的厚度方向和体区中载流子的迁移方向上的横截面中、在源极区和源电极的接触宽度用n(μm)表示的情况下，并且在沟道区中形成反型层的导通状态下的MOSFET的导通电阻用RonA(mΩcm2)表示的情况下，关系表达式n＜-0.02RonA+0.7成立。
-
公开(公告)号：CN117882200A
公开(公告)日：2024-04-12
申请号：CN202280058963.X
申请日：2022-06-23
Applicant: 住友电气工业株式会社
Inventor： 内田光亮
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/12
Abstract: 碳化硅半导体器件具有：碳化硅衬底；栅极焊盘及源极焊盘；第一钝化膜；以及所述第一钝化膜上的第二钝化膜，所述第一钝化膜具有：第一绝缘分离部，位于所述栅极焊盘与所述源极焊盘之间；第一开口，露出所述栅极焊盘并具备第一边缘；以及第二开口，露出所述源极焊盘并具备第二边缘，碳化硅半导体器件还具有：第一镀膜，在所述第一开口的内侧形成；以及第二镀膜，在所述第二开口的内侧形成，所述第二钝化膜也形成在所述第一镀膜及所述第二镀膜上，所述第二钝化膜具有：第二绝缘分离部，覆盖所述第一绝缘分离部；第三开口，露出所述第一镀膜并具备第三边缘；以及第四开口，露出所述第二镀膜并具备第四边缘，在俯视观察时，所述第一边缘位于所述第三边缘的外侧，所述第二边缘位于所述第四边缘的外侧。
-
公开(公告)号：CN115989585A
公开(公告)日：2023-04-18
申请号：CN202180052836.4
申请日：2021-09-27
Applicant: 住友电气工业株式会社
Inventor： 内田光亮
IPC: H01L29/78
Abstract: 碳化硅半导体装置(100)具备碳化硅基板(10)，所述碳化硅基板(10)具有第一主面(1)和与第一主面相对的第二主面(2)，在从垂直于第一主面的方向俯视观察时，碳化硅基板具有：元件区域(120)，包含多个晶体管(21)；以及终端区域(110)，包围元件区域，包含第一肖特基势垒二极管(22)，碳化硅基板具有：第一半导体区域(11)，构成第二主面，具有第一导电型；第一面(11C)，位于第一主面与第二主面之间；以及第二半导体区域(16)，设置在第一面上，具有与第一导电型不同的第二导电型，第二半导体区域具有设置在终端区域上并形成有第一开口(150X)的第一埋入区域(150)，第一肖特基势垒二极管具有第一肖特基电极(111)，所述第一肖特基电极(111)设置在第一主面上，在从垂直于第一主面的方向俯视观察时，与第一开口重叠。
-
公开(公告)号：CN109952656A
公开(公告)日：2019-06-28
申请号：CN201780069327.6
申请日：2017-10-03
Applicant: 住友电气工业株式会社
Abstract: 有源区设置有由侧表面和底表面限定的至少一个栅沟槽。终端区包括围绕有源区的第二杂质区。侧表面具有面对第二杂质区的内端表面的第一外端表面。底表面具有第一底部部分和第二底部部分，第一底部部分与第一外端表面连续，第二底部部分与第一底部部分连续并且位于相对于所述第一底部部分位于与所述内端表面相反的一侧。碳化硅衬底具有第一区和第二区，第一区和第二区位于至少一个栅沟槽和第二主表面之间，并且彼此间隔开，漂移区被夹在其间。在平行于第一外端表面的方向上，位于第一底部部分和第二主表面之间的第一区和第二区之间的间隔小于位于第二底部部分和第二主表面之间的第一区和第二区之间的间隔。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.017 seconds)
