数字滤波器、数字信号处理链路和无线通信系统

    公开(公告)号:CN112865747B

    公开(公告)日:2023-07-04

    申请号:CN202011638005.9

    申请日:2020-12-31

    Inventor: 王子豪 唐良建

    Abstract: 本申请涉及一种数字滤波器、数字信号处理链路和无线通信系统,所述数字滤波器中,内插滤波器对接收到的输入信号进行延迟处理和相加处理,得到对应于各折叠内插滤波器系数的内插相加结果,并根据工作时钟的频率对各内插结果进行分组,在不同的工作时钟下处理各组的内插相加结果,依次得到各组内插乘积,且将所有内插乘积进行相加,得到内插滤波信号,从而可对内插滤波器内的乘法器进行复用,降低DSP资源的使用量。同时,通过设置掩蔽滤波器,从而可采用频率响应掩蔽技术对滤波过程中产生的频谱镜像进行滤除,从而可在保证相同滤波性能的情况下,降低滤波器阶数,从而实现架构简单和可操作性强,极大地降低DSP资源的消耗,并节约硬件成本。

    数据传输方法、PCIE系统、设备及存储介质

    公开(公告)号:CN112765057B

    公开(公告)日:2024-04-30

    申请号:CN202011628324.1

    申请日:2020-12-30

    Abstract: 本申请公开了一种数据传输方法、PCIE系统、设备及存储介质,属于计算机设备技术领域。所述方法包括:下位机周期性地向上位机发送同步信息,各同步信息指示不同的第一上行缓存空间和不同的第二上行缓存空间;响应于第i个同步信息,下位机将上行数据存储至第i个同步信息所指示的第二上行缓存空间中,并将第i‑1个同步信息所指示的第二上行缓存空间中存储的上行数据发送至第i个同步信息所指示的第一上行缓存空间中;响应于第i个同步信息,上位机从第i‑1个同步信息所指示的第一上行缓存空间中读取上行数据。本申请实施例提供的技术方案能够避免在上位机和下位机的数据传输中引入上位机的时间抖动。

    数字滤波器、数字信号处理链路和无线通信系统

    公开(公告)号:CN112865747A

    公开(公告)日:2021-05-28

    申请号:CN202011638005.9

    申请日:2020-12-31

    Inventor: 王子豪 唐良建

    Abstract: 本申请涉及一种数字滤波器、数字信号处理链路和无线通信系统,所述数字滤波器中,内插滤波器对接收到的输入信号进行延迟处理和相加处理,得到对应于各折叠内插滤波器系数的内插相加结果,并根据工作时钟的频率对各内插结果进行分组,在不同的工作时钟下处理各组的内插相加结果,依次得到各组内插乘积,且将所有内插乘积进行相加,得到内插滤波信号,从而可对内插滤波器内的乘法器进行复用,降低DSP资源的使用量。同时,通过设置掩蔽滤波器,从而可采用频率响应掩蔽技术对滤波过程中产生的频谱镜像进行滤除,从而可在保证相同滤波性能的情况下,降低滤波器阶数,从而实现架构简单和可操作性强,极大地降低DSP资源的消耗,并节约硬件成本。

    数据传输方法、PCIE系统、设备及存储介质

    公开(公告)号:CN112765057A

    公开(公告)日:2021-05-07

    申请号:CN202011628324.1

    申请日:2020-12-30

    Abstract: 本申请公开了一种数据传输方法、PCIE系统、设备及存储介质,属于计算机设备技术领域。所述方法包括:下位机周期性地向上位机发送同步信息,各同步信息指示不同的第一上行缓存空间和不同的第二上行缓存空间;响应于第i个同步信息,下位机将上行数据存储至第i个同步信息所指示的第二上行缓存空间中,并将第i‑1个同步信息所指示的第二上行缓存空间中存储的上行数据发送至第i个同步信息所指示的第一上行缓存空间中;响应于第i个同步信息,上位机从第i‑1个同步信息所指示的第一上行缓存空间中读取上行数据。本申请实施例提供的技术方案能够避免在上位机和下位机的数据传输中引入上位机的时间抖动。

Patent Agency Ranking