公开(公告)号：CN116432603B

公开(公告)日：2023-10-13

申请号：CN202310308296.2

申请日：2023-03-27

Applicant: 之江实验室

Inventor： 梁宏博 ,  毛扬 ,  刘畅 ,  陶文韬 ,  杨文珍

IPC: G06F40/126 ,  G09B21/00 ,  G06F40/151 ,  G06F40/284

Abstract: 本发明公开了一种存算一体汉语盲文芯片，包括输入FIFO模块、字符类型判断模块、中文分词模块，中文‑盲文转换模块、非中文‑盲文转换模块、Flash读写控制器、DRAM存储模块、点阵信息转换模块、输出FIFO模块，该芯片依据盲文芯片的工作原理，采用了存算一体存储架构，将文本到盲文翻译过程中数据反复往返的盲文对照表设置于DRAM DRAM存储模块，进行存算一体处理，从而能够消除总线和数据带宽的浪费，大大降低响应延迟，减少了数据读取和运算的时间。同时提高了并行化执行的吞吐率。

公开(公告)号：CN116432603A

公开(公告)日：2023-07-14

申请号：CN202310308296.2

申请日：2023-03-27

Applicant: 之江实验室

Inventor： 梁宏博 ,  毛扬 ,  刘畅 ,  陶文韬 ,  杨文珍

IPC: G06F40/126 ,  G09B21/00 ,  G06F40/151 ,  G06F40/284

Abstract: 本发明公开了一种存算一体汉语盲文芯片，包括输入FIFO模块、字符类型判断模块、中文分词模块，中文‑盲文转换模块、非中文‑盲文转换模块、Flash读写控制器、DRAM存储模块、点阵信息转换模块、输出FIFO模块，该芯片依据盲文芯片的工作原理，采用了存算一体存储架构，将文本到盲文翻译过程中数据反复往返的盲文对照表设置于DRAM DRAM存储模块，进行存算一体处理，从而能够消除总线和数据带宽的浪费，大大降低响应延迟，减少了数据读取和运算的时间。同时提高了并行化执行的吞吐率。