声波时差提取方法、装置、计算设备、存储介质及产品

    公开(公告)号:CN119200000A

    公开(公告)日:2024-12-27

    申请号:CN202411688848.8

    申请日:2024-11-25

    Abstract: 本发明公开了一种声波时差提取方法、装置、计算设备、存储介质及产品,涉及石油天然气勘探领域,该方法包括:获取目标层段中的不同深度对应的声波测井数据;计算每个深度对应的声波测井数据中多道波形的赤池信息准则值,确定该深度对应的声波初始波至;利用多源波形相似叠加法进行不同子阵列跨度的子阵列数据的组合;针对任一子阵列跨度,依据声波初始波至进行动态开窗;根据慢度‑时间相关法计算每个子阵列的二维相关函数,并将二维相关函数转换为一维相干函数;对所有子阵列的一维相干函数进行叠加处理来估算波在子阵列跨度上的慢度值,进行深度偏移后确定纵波时差。本发明有效地提升了声波时差提取的精度和纵向分辨率。

    声波时差提取方法、装置、计算设备、存储介质及产品

    公开(公告)号:CN119200000B

    公开(公告)日:2025-03-18

    申请号:CN202411688848.8

    申请日:2024-11-25

    Abstract: 本发明公开了一种声波时差提取方法、装置、计算设备、存储介质及产品,涉及石油天然气勘探领域,该方法包括:获取目标层段中的不同深度对应的声波测井数据;计算每个深度对应的声波测井数据中多道波形的赤池信息准则值,确定该深度对应的声波初始波至;利用多源波形相似叠加法进行不同子阵列跨度的子阵列数据的组合;针对任一子阵列跨度,依据声波初始波至进行动态开窗;根据慢度‑时间相关法计算每个子阵列的二维相关函数,并将二维相关函数转换为一维相干函数;对所有子阵列的一维相干函数进行叠加处理来估算波在子阵列跨度上的慢度值,进行深度偏移后确定纵波时差。本发明有效地提升了声波时差提取的精度和纵向分辨率。

    一种控制电路及测井仪
    4.
    发明授权

    公开(公告)号:CN114780467B

    公开(公告)日:2024-04-19

    申请号:CN202210385590.9

    申请日:2022-04-13

    Abstract: 本申请涉及测井仪器技术领域,具体涉及一种控制电路及测井仪,控制电路包括主控单元、第一信号转换单元、信号传输单元和第二信号转换单元;主控单元用于向第一信号转换单元输出串行控制指令;第一信号转换单元与主控单元连接,用于将串行控制指令转换成电信号;信号传输单元用于向第二信号转换单元传输电信号,信号传输单元包括第一变压器和第二变压器,第一变压器的初级线圈与第一信号转换单元连接,第一变压器的次级线圈与第二变压器的初级线圈通过双绞线连接;第二信号转换单元与第二变压器的次级线圈连接,用于将电信号转换成串行控制指令以对测井仪进行控制。通过上述方式,本申请能够增强主控单元抗干扰能力,提升测井仪的工作稳定性。

    一种EDIB-USB通讯适配器及通讯系统

    公开(公告)号:CN112181881A

    公开(公告)日:2021-01-05

    申请号:CN202010971433.7

    申请日:2020-09-16

    Abstract: 本发明公开了一种设备井下接口总线EDIB‑通用串行总线USB通讯适配器及通讯系统,该EDIB‑USB通讯适配器包括:EDIB接口模块,设置为接收并转换EDIB总线的数据,并将转换后的数据发送到SoC FPGA模块;从SoC FPGA模块接收数据并发送给EDIB总线;SoC FPGA模块,设置为从EDIB接口模块接收数据,并对所接收的数据进行第一处理并发送所述USB接口模块;从USB接口模块接收数据,并对所接收的数据进行第二处理并发送给所述EDIB接口模块;USB接口模块,设置为从所述SoC FPGA模块接收数据,并将所接收的数据上传到上位机;以及从上位机接收数据,并发送给所述SoC FPGA模块。

    一种EDIB-USB通讯适配器及通讯系统

    公开(公告)号:CN112181881B

    公开(公告)日:2022-06-14

    申请号:CN202010971433.7

    申请日:2020-09-16

    Abstract: 本发明公开了一种设备井下接口总线EDIB‑通用串行总线USB通讯适配器及通讯系统,该EDIB‑USB通讯适配器包括:EDIB接口模块,设置为接收并转换EDIB总线的数据,并将转换后的数据发送到SoC FPGA模块;从SoC FPGA模块接收数据并发送给EDIB总线;SoC FPGA模块,设置为从EDIB接口模块接收数据,并对所接收的数据进行第一处理并发送所述USB接口模块;从USB接口模块接收数据,并对所接收的数据进行第二处理并发送给所述EDIB接口模块;USB接口模块,设置为从所述SoC FPGA模块接收数据,并将所接收的数据上传到上位机;以及从上位机接收数据,并发送给所述SoC FPGA模块。

    一种控制电路及测井仪
    9.
    发明公开

    公开(公告)号:CN114780467A

    公开(公告)日:2022-07-22

    申请号:CN202210385590.9

    申请日:2022-04-13

    Abstract: 本申请涉及测井仪器技术领域,具体涉及一种控制电路及测井仪,控制电路包括主控单元、第一信号转换单元、信号传输单元和第二信号转换单元;主控单元用于向第一信号转换单元输出串行控制指令;第一信号转换单元与主控单元连接,用于将串行控制指令转换成电信号;信号传输单元用于向第二信号转换单元传输电信号,信号传输单元包括第一变压器和第二变压器,第一变压器的初级线圈与第一信号转换单元连接,第一变压器的次级线圈与第二变压器的初级线圈通过双绞线连接;第二信号转换单元与第二变压器的次级线圈连接,用于将电信号转换成串行控制指令以对测井仪进行控制。通过上述方式,本申请能够增强主控单元抗干扰能力,提升测井仪的工作稳定性。

Patent Agency Ranking