公开(公告)号：CN113326218A

公开(公告)日：2021-08-31

申请号：CN202110540644.X

申请日：2021-05-18

Applicant: 中国科学院计算技术研究所

Inventor： 吴济文 ,  赵二虎 ,  徐勇军 ,  马鼎 ,  肖思莹 ,  安晓静

IPC: G06F13/38

Abstract: 一种通信与调试设备电路，其特征在于，包括：第一板间高速通信连接器，包括CPU以太网MAC控制器接口、2路CPU TTL UART接口、时钟模块I2C接口、CPU JTAG接口。千兆以太网PHY芯片，一端与该CPU以太网MAC控制器接口互连，另一端为以太网收发器数据通信接口，包含四对全双工差分线。RJ45网口，包括四对双绞线屏蔽线差分线接口，与该千兆以太网PHY芯片的该四对全双工差分线相连。串口信号电平转换芯片，该串口信号电平转换芯片的一端为2路TTL/CMOS串口信号输入输出接口，分别与该第一板间高速通信连接器上的2路CPU TTL UART接口信号互连与通信，该串口信号电平转换芯片的另一端为双路+/‑5.0V EIA/TIA‑232电平收发器。两路标准DB9串口母头连接器，与该串口信号电平转换芯片的该双路+/‑5.0V EIA/TIA‑232电平收发器互连。

公开(公告)号：CN113326218B

公开(公告)日：2023-08-18

申请号：CN202110540644.X

申请日：2021-05-18

Applicant: 中国科学院计算技术研究所

Inventor： 吴济文 ,  赵二虎 ,  徐勇军 ,  马鼎 ,  肖思莹 ,  安晓静

IPC: G06F13/38

Abstract: 一种通信与调试设备电路，其特征在于，包括：第一板间高速通信连接器，包括CPU以太网MAC控制器接口、2路CPU TTL UART接口、时钟模块I2C接口、CPU JTAG接口。千兆以太网PHY芯片，一端与该CPU以太网MAC控制器接口互连，另一端为以太网收发器数据通信接口，包含四对全双工差分线。RJ45网口，包括四对双绞线屏蔽线差分线接口，与该千兆以太网PHY芯片的该四对全双工差分线相连。串口信号电平转换芯片，该串口信号电平转换芯片的一端为2路TTL/CMOS串口信号输入输出接口，分别与该第一板间高速通信连接器上的2路CPU TTL UART接口信号互连与通信，该串口信号电平转换芯片的另一端为双路+/‑5.0V EIA/TIA‑232电平收发器。两路标准DB9串口母头连接器，与该串口信号电平转换芯片的该双路+/‑5.0V EIA/TIA‑232电平收发器互连。