-
公开(公告)号：CN101276298B
公开(公告)日：2010-06-02
申请号：CN200810103195.7
申请日：2008-04-01
Applicant: 中国科学院计算技术研究所
IPC: G06F11/10
Abstract: 本发明公开了一种FPGA电路故障检测装置，其包括输入信号编码器，输出信号解码器，至少一故障探针，以及故障定位器。其中：所述输入信号编码器，用于对输入信号进行时间冗余编码；输出信号解码器，用于使被测FPGA电路输出正确结果；故障探针，用于对被测FPGA电路的任意一点的输出进行时间冗余解码，比较在不同时间节点上同一输入的输出结果，判断被测FPGA电路故障。所述的FPGA电路故障检测装置，还包括故障定位器，用于对故障探针的输出结果进行编码，把故障定位到一个较小的局部区域。其不仅可以快速的检测出故障，而且系统开销小，实现简单。
-
公开(公告)号：CN101388741B
公开(公告)日：2012-12-12
申请号：CN200810224891.3
申请日：2008-10-24
Applicant: 中国科学院计算技术研究所
IPC: H04J3/06
Abstract: 本发明提供一种可用于计算机网络性能测试、监控系统以及网络仿真的高精度时间同步设备、方法和系统。包括：利用硬件电路实现时间戳发生电路，将时间戳记录位置移到物理链路层，消除常见软件时间戳中缓存延迟以及中断响应时间延迟带来的影响；并且通过基于预测的时间同步算法(Prediction-based Clock Synchronization，PCS)实现各测量节点的精确时钟同步；本发明提高了时间戳精度，可以确保各测量节点同步时间戳误差不超过100ns，达到了与采用GPS同步相当的精度，但实现简单、造价低廉。
-
公开(公告)号：CN101276298A
公开(公告)日：2008-10-01
申请号：CN200810103195.7
申请日：2008-04-01
Applicant: 中国科学院计算技术研究所
IPC: G06F11/10
Abstract: 本发明公开了一种FPGA电路故障检测装置，其包括输入信号编码器，输出信号解码器，至少一故障探针，以及故障定位器。其中：所述输入信号编码器，用于对输入信号进行时间冗余编码；输出信号解码器，用于使被测FPGA电路输出正确结果；故障探针，用于对被测FPGA电路的任意一点的输出进行时间冗余解码，比较在不同时间节点上同一输入的输出结果，判断被测FPGA电路故障。所述的FPGA电路故障检测装置，还包括故障定位器，用于对故障探针的输出结果进行编码，把故障定位到一个较小的局部区域。其不仅可以快速的检测出故障，而且系统开销小，实现简单。
-
公开(公告)号：CN1265294C
公开(公告)日：2006-07-19
申请号：CN02152484.X
申请日：2002-12-03
Applicant: 中国科学院计算技术研究所
Inventor： 谢应科
Abstract: 一种基4和混合基(4+2)FFT处理器地址映射方法和系统，操作数存放在双端口存储器中；旋转因子存放在ROM中；确定操作数的读写地址；确定旋转因子地址。本发明充分利用了FFT算法本身的同址运算性质，使用4个数据存储体和3个旋转因子存储体，数据的输入和输出在同一个存储单元，每个周期能提供一个蝶形运算所需要的操作数，具有最大的并行性。按照本发明的旋转因子存放规则，在处理器工作期间，旋转因子只需要简单的增一方式寻址。本发明的地址映射技术适合N点(N为2的幂)的FFT计算，既有基4运算的高效率，也具有基2运算的计算范围。
-
公开(公告)号：CN102307149A
公开(公告)日：2012-01-04
申请号：CN201110286512.5
申请日：2011-09-23
Applicant: 中国科学院计算技术研究所
IPC: H04L12/56
CPC classification number: H04L45/7457
Abstract: 本发明提供一种IP查找装置，其包括基于TCAM的IP查找引擎和基于SRAM的IP查找流水线，可以同时在这两个查找引擎中进行IP查找。在基于TCAM的IP查找引擎中，存储的是根据路由器的转发信息库构造的1比特特里树的所有叶子节点所对应的前缀，而在基于SRAM的IP查找流水线中，存储的是该特里树的中间节点对应的所有前缀。该装置在实现快速IP查找的同时，支持快速的增量路由更新。而且提高了TCAM的利用率，并缓解了基于FPGA片内SRAM的IP查找流水线存储空间不足的问题。
-
Patent Agency Ranking
公开(公告)号：CN1243313C
公开(公告)日：2006-02-22
申请号：CN01131694.2
申请日：2001-12-27
Applicant: 中国科学院计算技术研究所
Abstract: 一种具有大容量存储器的数据流处理板，包括：大容量存储器，用于存储传输的数据流；可重新配置的输入输出接口；数据访问控制单元，用于记录信息、控制输入和输出缓冲器、控制数据的传输；中央处理器，用于处理系统中的数据流；双数据总线，分别用作数据的输入和输出。本发明的输入输出接口可根据需要灵活进行配置，能和其余处理模块完全独立操作。采用双数据总线，数据存储器分成多个相互独立的存储体，数据的输入输出可以同时进行。从输入缓冲器中读出的数据可直接存储到大容量的数据存储器中，从数据存储器中读出的数据可直接发送到输出缓冲器中，这种访问命令既可以由中央处理器发出，也可以是由内部数据访问控制单元发出。
-
公开(公告)号：CN1641619A
公开(公告)日：2005-07-20
申请号：CN200410000825.X
申请日：2004-01-17
Applicant: 中国科学院计算技术研究所
IPC: G06F15/16
Abstract: 本发明涉及一种多处理机通信装置及其通信方法，包括通信端口和交叉交换单元，处理机的外部存储器接口与所述通信端口相连，所述通信端口间通过所述交叉交换单元进行数据传输，所述通信端口包括中断控制单元和通信端口寄存器组；所述多处理机通信装置和通信方法，实现了不同类型的处理机间全互联、直接的实时通信，提高了通信装置的通用性。该通信装置中还具有中断发生装置，一旦有其它处理机向该处理机产生通信请求时，会产生一个中断信号，该中断信号能适合电平触发和沿触发的要求，在多个处理机向同一个处理机同时发送通信请求时，也不会丢失中断信息；通信装置中使用交叉交换单元实现各通信端口的信息交换，系统中任何处理机间可以独立的进行通信。
-
公开(公告)号：CN1428708A
公开(公告)日：2003-07-09
申请号：CN01131694.2
申请日：2001-12-27
Applicant: 中国科学院计算技术研究所
Abstract: 一种具有大容量存储器的数据流处理板，包括：大容量存储器，用于存储传输的数据流；可重新配置的输入输出接口；数据访问控制单元，用于记录信息、控制输入和输出缓冲器、控制数据的传输；中央处理器，用于处理系统中的数据流；双数据总线，分别用作数据的输入和输出。本发明的输入输出接口可根据需要灵活进行配置，能和其余处理模块完全独立操作。采用双数据总线，数据存储器分成多个相互独立的存储体，数据的输入输出可以同时进行。从输入缓冲器中读出的数据可直接存储到大容量的数据存储器中，从数据存储器中读出的数据可直接发送到输出缓冲器中，这种访问命令既可以由中央处理器发出，也可以是由内部数据访问控制单元发出。
-
公开(公告)号：CN102307149B
公开(公告)日：2014-05-07
申请号：CN201110286512.5
申请日：2011-09-23
Applicant: 中国科学院计算技术研究所
IPC: H04L12/741 , H04L12/751
CPC classification number: H04L45/7457
Abstract: 本发明提供一种IP查找装置，其包括基于TCAM的IP查找引擎和基于SRAM的IP查找流水线，可以同时在这两个查找引擎中进行IP查找。在基于TCAM的IP查找引擎中，存储的是根据路由器的转发信息库构造的1比特特里树的所有叶子节点所对应的前缀，而在基于SRAM的IP查找流水线中，存储的是该特里树的中间节点对应的所有前缀。该装置在实现快速IP查找的同时，支持快速的增量路由更新。而且提高了TCAM的利用率，并缓解了基于FPGA片内SRAM的IP查找流水线存储空间不足的问题。
-
公开(公告)号：CN101251816B
公开(公告)日：2010-06-09
申请号：CN200810101909.0
申请日：2008-03-13
Applicant: 中国科学院计算技术研究所
IPC: G06F11/16
Abstract: 本发明提供一种用于可编程器件的冗余系统，包括N模冗余部分，表决器部分，还包括状态寄存器复制数据通路部分；其中，N模冗余部分中的各个冗余模块并行连接到表决器部分，每个冗余模块各自包含有用于存储状态数据的状态寄存器；N模冗余部分中的各个冗余模块还通过状态寄存器复制数据通路部分连接，表决器部分分别与各个冗余模块上的对应的状态寄存器复制通路部分连接。本发明提高了N模冗余的可靠性，具有结构简单、通用性强、占用资源少、效率高的优点。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.02 seconds)
