公开(公告)号：CN1828773A

公开(公告)日：2006-09-06

申请号：CN200510051442.X

申请日：2005-03-04

Applicant: 中国科学院计算技术研究所

Inventor： 莫志锋 ,  韩承德 ,  王贞松

IPC: G11C11/409 ,  G11C7/00

Abstract: 本发明公开一种二维数组在DRAM上的快速读写方法，先根据DRAM一行的容量C及数据按行和按列的读写次数比I/J，确定二维数组分成的多个相同大小子矩阵的列数A＝(CI/J)1/2和行数B＝(CJ/I)1/2；在DRAM上按行或列写入二维数组时，将相关的每个A×B子矩阵属于该行或列的数据按顺序分别写在DRAM的一行上；在DRAM上按行或列读取二维数组时，通过地址变化按顺序逐一选择DRAM上相关的行，每次将一行中所有需要的数据读出，再选下一行。本发明DRAM的控制逻辑单元中包括一个地址产生器，由该地址产生器根据参数值产生在DRAM上读写二维数组所需的地址。本发明也可用于多维数组读写，可节省了转置所需的空间和时间，提高读写速度。

公开(公告)号：CN119767391A

公开(公告)日：2025-04-04

申请号：CN202411814290.3

申请日：2024-12-11

Applicant: 中国科学院计算技术研究所

Inventor： 石晶林 ,  李恒锐 ,  石珊姗 ,  赵旭莹 ,  曹阳阳 ,  莫志锋 ,  刘思奇

IPC: H04W52/02 ,  H04W52/28

Abstract: 本发明提供了一种通信终端，所述通3信终端包括协议栈、应用处理器、通信处理器，协议栈运行在应用处理器侧，其中，协议栈采用两个任务队列维护待处理的应用级业务并基于任务队列中的应用级业务的数量与类型唤醒、睡眠通信处理器，通信处理器基于待处理的底层通信任务唤醒应用处理器与协议栈，从而简化了协议栈与通信处理器与应用处理器的交互，进而提高通信终端响应速度，此外，协议栈基于通信处理器与应用处理器的状态控制通信串口的状态及其传输的数据，以实现了灵活的数据处理机制，相较于现有的技术，本发明在保证通信性能的同时，实现高效准确控制通信处理器的状态、应用处理器的状态、通信串口的状态并有效降低通信终端的功耗。

公开(公告)号：CN100538886C

公开(公告)日：2009-09-09

申请号：CN200510051442.X

申请日：2005-03-04

Applicant: 中国科学院计算技术研究所

Inventor： 莫志锋 ,  韩承德 ,  王贞松

IPC: G11C11/409 ,  G11C7/00

Abstract: 本发明公开一种二维数组在DRAM上的快速读写方法，先根据DRAM一行的容量C及数据按行和按列的读写次数比I/J，确定二维数组分成的多个相同大小子矩阵的列数A＝(CI/J)1/2和行数B＝(CJ/I)1/2；在DRAM上按行或列写入二维数组时，将相关的每个A×B子矩阵属于该行或列的数据按顺序分别写在DRAM的一行上；在DRAM上按行或列读取二维数组时，通过地址变化按顺序逐一选择DRAM上相关的行，每次将一行中所有需要的数据读出，再选下一行。本发明DRAM的控制逻辑单元中包括一个地址产生器，由该地址产生器根据参数值产生在DRAM上读写二维数组所需的地址。本发明也可用于多维数组读写，可节省了转置所需的空间和时间，提高读写速度。