一种超导电路的清零方法及系统

    公开(公告)号:CN111147045B

    公开(公告)日:2021-11-05

    申请号:CN201911340498.5

    申请日:2019-12-23

    Abstract: 本发明提出一种超导电路的清零方法及系统,包括:发送清零指令信号至非破坏读出寄存器的指令输入接口,非破坏读出寄存器根据高频局部时钟信号输出数据至第一磁通量子分离器件,第一磁通量子分离器件将输出数据分离为清零信号和触发信号,并将清零信号输入至超导处理器各流水级之间的超导寄存器;输入低频系统时钟信号至第二磁通量子分离器件,第二磁通量子分离器件将低频系统时钟信号拆分为第一低频系统时钟脉冲和第二低频系统时钟脉冲;第一D触发器根据触发信号和第一低频系统时钟脉冲,输出信号脉冲,第二磁通量子分离器件根据信号脉冲和第二低频系统时钟脉冲,输出延时脉冲,非破坏读出寄存器根据延时脉冲进行复位,以停止输出清零信号。

    一种超导触发器及其运行方法

    公开(公告)号:CN111049503A

    公开(公告)日:2020-04-21

    申请号:CN201911316279.3

    申请日:2019-12-19

    Abstract: 本发明提出一种超导触发器及其运行方法,包括:磁通量子分离器件、可复位触发器和非破坏读出寄存器;该磁通量子分离器件的输入端用于接收该超导触发器的使能信号,该磁通量子分离器件的输出端与该非破坏读出寄存器的复位输入端相连,该磁通量子分离器件的另一输出端与可复位触发器的时钟输入端相连;该可复位触发器的输入端作为该超导触发器的输入端,该可复位触发器的复位端用于接收该超导触发器的清空信号,该可复位触发器的输出端与该非破坏读出寄存器的输入端相连;该非破坏读出寄存器的时钟输入端作为该超导触发器的时钟输入端,该非破坏读出寄存器的输出端作为该超导触发器的输出端。

    超导译码器装置
    3.
    发明公开

    公开(公告)号:CN113361718A

    公开(公告)日:2021-09-07

    申请号:CN202110689803.2

    申请日:2021-06-22

    Abstract: 提供一种超导2/4译码器,其包括:第一与门,包括用于接收第二地址位的第一输入端,用于接收取反后的第一地址位的第二输入端,以及用于将数据输出的输出端;第二与门;其包括用于接收取反后的第一地址位的第一输入端,用于接收取反后的第二地址位的第二输入端,以及用于将数据输出的输出端;第三与门,其包括用于接收第二地址位的第一输入端,用于接收第一地址位的第二输入端,以及用于将数据输出的输出端;第四与门,其包括用于接收取反后的第二地址位的第一输入端,用于接收第一地址位的第二输入端,以及用于将数据输出的输出端;其中,第一与门、第二与门、第三与门以及第四与门还包括用于接收时钟信号的时钟端。

    生成面向超导RSFQ电路的多扇出时钟信号的方法

    公开(公告)号:CN113128165A

    公开(公告)日:2021-07-16

    申请号:CN202110446390.5

    申请日:2021-04-25

    Abstract: 提供一种生成面向超导RSFQ电路的多扇出时钟信号的方法,该方法包括:建立高度P为1的SPL树,高度P为1的SPL树包括单个节点、SPL2以及SPL3,将其存入集合R;根据N计算SPL树的最大高度Pmax;逐层建立SPL树,每次迭代P增加1,直到P>Pmax,其中,高度为P的树由集合R中高度小于P的子树组成,在每次建立SPL树时,根据目标函数,将所建立的SPL树与集合R中高度相同且叶节点数相同的SPL树的目标函数值进行比较,仅将目标函数值最小的树存入集合R;选择集合R中叶节点数为N的树构成最优解;根据最优解确定多扇出时钟信号的由SPL构成的分支路径。

    用于双时钟架构的超导RSFQ电路布局方法

    公开(公告)号:CN113095033A

    公开(公告)日:2021-07-09

    申请号:CN202110442343.3

    申请日:2021-04-23

    Abstract: 提供一种用于双时钟架构的超导RSFQ电路的布局方法,所述电路中除输入IO以及输出IO之外的逻辑单元总数为N,布局所述电路的芯片的宽高比为α,所述布局方法包括:基于逻辑深度对N个逻辑单元进行初始布局,包括:计算布局列的参考高度从逻辑深度为1开始依次布置逻辑单元,使得每个逻辑深度的单元按照垂直方向递增的顺序依次布置,且每一列的高度不大于H0,不同的逻辑深度从新的一列开始布置;将单元数小于H0的列依序进行合并,且合并后的列的高度不大于H0;以及移除空的列,并输出N个逻辑单元在芯片上的初始坐标以及可布局的列;基于模拟退火布局框架对初始布局进行扰动和优化。

    超导处理器及其输入输出控制模块

    公开(公告)号:CN112861463A

    公开(公告)日:2021-05-28

    申请号:CN202110266205.4

    申请日:2021-03-11

    Abstract: 提供一种用于超导处理器的输入输出控制模块,包括:取指令状态寄存器,用于指示取指令状态或者非取指令状态,以及用于将指令地址输出到内存;读数据等待状态寄存器,用于根据处理器的读数据请求以及取指令状态寄存器由取指令状态转换至非取指令状态,将读数据地址由暂存转换为输出到内存;读数据状态寄存器,用于指示读数据状态,以及用于将读数据地址输出到内存;写数据等待状态寄存器,用于根据处理器的写数据请求以及取指令状态寄存器由取指令状态转换至非取指令状态,将写数据地址和写数据内容由暂存转换为输出到内存;写数据状态寄存器,用于指示写数据状态,以及用于将写数据地址和写数据内容输出到内存。

    一种超导电路的清零方法及系统

    公开(公告)号:CN111147045A

    公开(公告)日:2020-05-12

    申请号:CN201911340498.5

    申请日:2019-12-23

    Abstract: 本发明提出一种超导电路的清零方法及系统,包括:发送清零指令信号至非破坏读出寄存器的指令输入接口,非破坏读出寄存器根据高频局部时钟信号输出数据至第一磁通量子分离器件,第一磁通量子分离器件将输出数据分离为清零信号和触发信号,并将清零信号输入至超导处理器各流水级之间的超导寄存器;输入低频系统时钟信号至第二磁通量子分离器件,第二磁通量子分离器件将低频系统时钟信号拆分为第一低频系统时钟脉冲和第二低频系统时钟脉冲;第一D触发器根据触发信号和第一低频系统时钟脉冲,输出信号脉冲,第二磁通量子分离器件根据信号脉冲和第二低频系统时钟脉冲,输出延时脉冲,非破坏读出寄存器根据延时脉冲进行复位,以停止输出清零信号。

    超导寄存器堆装置及其控制方法

    公开(公告)号:CN113128172B

    公开(公告)日:2023-10-27

    申请号:CN202110439614.X

    申请日:2021-04-23

    Abstract: 提供一种超导寄存器堆装置,包括m个寄存器组,每个寄存器组包括n个寄存器单元,其中m和n均为大于等于2的整数。每个寄存器单元包括用于接收数据输入的数据输入端,用于接收写入控制信号的写入控制端,用于接收时钟信号的时钟输入端,以及用于将数据输出的数据输出端。其中,m个寄存器组的相同位的寄存器单元的数据输入端通过多个SPL器件连接在一起;m个寄存器组的相同位的寄存器单元的数据输出端通过多个CB器件连接在一起。

    用于双时钟架构的超导RSFQ电路布局方法

    公开(公告)号:CN113095033B

    公开(公告)日:2023-07-21

    申请号:CN202110442343.3

    申请日:2021-04-23

    Abstract: 提供一种用于双时钟架构的超导RSFQ电路的布局方法,所述电路中除输入IO以及输出IO之外的逻辑单元总数为N,布局所述电路的芯片的宽高比为α,所述布局方法包括:基于逻辑深度对N个逻辑单元进行初始布局,包括:计算布局列的参考高度从逻辑深度为1开始依次布置逻辑单元,使得每个逻辑深度的单元按照垂直方向递增的顺序依次布置,且每一列的高度不大于H0,不同的逻辑深度从新的一列开始布置;将单元数小于H0的列依序进行合并,且合并后的列的高度不大于H0;以及移除空的列,并输出N个逻辑单元在芯片上的初始坐标以及可布局的列;基于模拟退火布局框架对初始布局进行扰动和优化。

Patent Agency Ranking