公开(公告)号：CN100390755C

公开(公告)日：2008-05-28

申请号：CN200310101067.6

申请日：2003-10-14

Applicant: 中国科学院计算技术研究所

Inventor： 张兆庆 ,  乔如良 ,  唐志敏 ,  冯晓兵

IPC: G06F12/02 ,  G06F9/30

Abstract: 一种含有显式高速缓冲存储器的计算机微体系结构，包括内存、cache、寄存器和运算部件，还包括位于CPU芯片内的Ecache，所述Ecache与内存统一编码。本发明的Ecache位于CPU芯片内，因此可保证硬件实现对Ecache的快速访问；Ecache与内存统一编址，且从小地址开始，因此在所有访存指令中，访问Ecache的地址显式出现(可见)，硬件易于识别与实现。设计的几组指令，支持编译器和运行程序对Ecache的显式使用和动态管理。这些指令与Ecache是不可分的整体。

公开(公告)号：CN1529244A

公开(公告)日：2004-09-15

申请号：CN200310101067.6

申请日：2003-10-14

Applicant: 中国科学院计算技术研究所

Inventor： 张兆庆 ,  乔如良 ,  唐志敏 ,  冯晓兵

IPC: G06F12/02 ,  G06F9/30

Abstract: 一种含有显式高速缓冲存储器的计算机微体系结构，包括内存、cache、寄存器和运算部件，还包括位于CPU芯片内的Ecache，所述Ecache与内存统一编码。本发明的Ecache位于CPU芯片内，因此可保证硬件实现对Ecache的快速访问；Ecache与内存统一编址，且从小地址开始，因此在所有访存指令中，访问Ecache的地址显式出现(可见)，硬件易于识别与实现。设计的几组指令，支持编译器和运行程序对Ecache的显式使用和动态管理。这些指令与Ecache是不可分的整体。