公开(公告)号：CN106603442B

公开(公告)日：2019-06-25

申请号：CN201611153386.5

申请日：2016-12-14

Applicant: 东北大学

Inventor： 李晶皎 ,  王爱侠 ,  李贞妮 ,  钟顺达

IPC: H04L12/933 ,  H04L12/935

Abstract: 一种片上网络的跨时钟域高速数据通信接口电路，挂载到片上网络的路由节点上，包括以下三个模块：输入多路选择器模块、数据缓冲存储模块和输出多路选择器模块；所述的输入多路选择器模块的输出端连接到数据缓冲存储模块的输入端，数据缓冲存储模块的输出端连接到输出多路选择器模块的输入端。所述的数据缓冲存储模块，包括多个基于令牌环的环形异步FIFO，所述的多个基于令牌环的环形异步FIFO的输入端并联连接到输入多路选择器模块的输出端，所述的多个基于令牌环的环形异步FIFO的输出端并联连接到输出多路选择器模块的输入端。在电路结构中，将经过数据缓冲存储模块的高速数据码流连续地进行运算与处理，实现数据码流的无缝缓冲与传输。

公开(公告)号：CN106603442A

公开(公告)日：2017-04-26

申请号：CN201611153386.5

申请日：2016-12-14

Applicant: 东北大学

Inventor： 李晶皎 ,  王爱侠 ,  李贞妮 ,  钟顺达

IPC: H04L12/933 ,  H04L12/935

CPC classification number: H04L49/109 ,  H04L49/30

Abstract: 一种片上网络的跨时钟域高速数据通信接口电路，挂载到片上网络的路由节点上，包括以下三个模块：输入多路选择器模块、数据缓冲存储模块和输出多路选择器模块；所述的输入多路选择器模块的输出端连接到数据缓冲存储模块的输入端，数据缓冲存储模块的输出端连接到输出多路选择器模块的输入端。所述的数据缓冲存储模块，包括多个基于令牌环的环形异步FIFO，所述的多个基于令牌环的环形异步FIFO的输入端并联连接到输入多路选择器模块的输出端，所述的多个基于令牌环的环形异步FIFO的输出端并联连接到输出多路选择器模块的输入端。在电路结构中，将经过数据缓冲存储模块的高速数据码流连续地进行运算与处理，实现数据码流的无缝缓冲与传输。