公开(公告)号：CN114747200B

公开(公告)日：2024-09-24

申请号：CN202080083323.5

申请日：2020-10-29

Applicant: 三星电子株式会社

Inventor： G.崔 ,  H.R.谢克 ,  J.S.李 ,  Y.柳

IPC: H04N23/63 ,  H04N5/262

Abstract: 一种方法，包括：接收对显示在用户界面上的输入图像帧上的所选缩放区域的选择；使用显著性检测算法确定接近所选缩放区域的一个或多个候选缩放预览；以及邻近所选缩放区域在用户界面上显示一个或多个候选缩放预览。

公开(公告)号：CN114747200A

公开(公告)日：2022-07-12

申请号：CN202080083323.5

申请日：2020-10-29

Applicant: 三星电子株式会社

Inventor： G.崔 ,  H.R.谢克 ,  J.S.李 ,  Y.柳

IPC: H04N5/232 ,  H04N5/262

Abstract: 一种方法，包括：接收对显示在用户界面上的输入图像帧上的所选缩放区域的选择；使用显著性检测算法确定接近所选缩放区域的一个或多个候选缩放预览；以及邻近所选缩放区域在用户界面上显示一个或多个候选缩放预览。

公开(公告)号：CN113890533A

公开(公告)日：2022-01-04

申请号：CN202110651744.X

申请日：2021-06-11

Applicant: 三星电子株式会社

Inventor： 崔训对 ,  G.崔

IPC: H03L7/08 ,  G11C7/22

Abstract: 延迟锁定环(DLL)电路的延迟电路包括：分相器，配置为拆分参考时钟信号的相位，以输出具有180度的相位差的第一参考时钟信号和第二参考时钟信号；逻辑门，配置为延迟第二参考时钟信号，以输出延迟的参考时钟信号；和延迟线电路，包括级联的多个延迟单元，延迟线电路配置为基于控制码集延迟第一参考时钟信号和延迟的参考时钟信号，和输出具有与多个延迟单元中包括的一个逻辑门的延迟对应的延迟量的第一延迟的时钟信号和第二延迟的时钟信号。