用于通过提早解码来降低功耗的方法和设备

    公开(公告)号:CN104981001A

    公开(公告)日:2015-10-14

    申请号:CN201510163348.7

    申请日:2015-04-08

    Abstract: 提供了一种用于通过提早解码来降低功耗的方法和设备。在传输时间区间中的时间单元到期时确定预定解码条件是否被满足。当满足了所述预定解码条件时,对到传输时间区间中的所述时间单元为止已接收到的信号执行解码。当解码成功时,控制器将用于在传输时间区间中的所述时间单元之后的传输时间区间的剩余时间段期间设置低功率模式的指令信号输出到RF处理器。当所述时间单元是传输时间区间中的最后时间单元时,在传输时间区间的所述最后时间单元到期时在不考虑所述预定解码条件的情况下,对已通过RF处理器接收到的信号执行解码。

    用于通信系统的交织/解交织设备和方法

    公开(公告)号:CN1287718A

    公开(公告)日:2001-03-14

    申请号:CN99801914.3

    申请日:1999-12-10

    Inventor: 金民龟

    CPC classification number: H03M13/2789 H03M13/2703 H03M13/275 H03M13/2764

    Abstract: 一种在存储器中从1到N的地址处顺序存储给定交织器尺寸N的输入比特符号,并从该存储器中读取存储的比特符号的设备;该设备包括:一查找表,用于提供满足等式N=2m×J的第一变量m和第二变量J;和一地址产生器,用于依据从查找表提供的第一和第二变量m和J产生一读地址。该读地址是由表达式2m(K mod J)+BRO(K/J)来确定的,其中K(0≤K≤(N-1))表示该取序列,并且BRO是用于通过比特反向将二进制值转换为十进制值的函数。

    锁相环、用于锁相环的相位检测方法及使用其的接收器

    公开(公告)号:CN101176258B

    公开(公告)日:2011-04-20

    申请号:CN200680016186.3

    申请日:2006-06-15

    CPC classification number: H03L7/085 G01R25/005 H04L7/033

    Abstract: 提供了一种锁相环(PLL),用于在相位检测期间改进采集状态中的采集性能、同时防止在低SNR环境下稳定状态中的性能劣化,一种用于PLL的相位检测方法,以及一种使用其的接收器。该PLL使用输入信号和反馈信号确定输入信号所属的时间段,通过使用为该确定的时间段设置的公式(或算法)输出对应于该输入信号的误差信号,根据误差信号振荡预定的频率信号,并将振荡的信号反馈。

    通信系统中具有串行级联结构的编码器/解码器

    公开(公告)号:CN1290428A

    公开(公告)日:2001-04-04

    申请号:CN99802757.X

    申请日:1999-12-10

    Inventor: 金民龟

    Abstract: 公开了一种利用由多个子多项式的积代表的生成多项式对输入码字比特流进行解码的解码装置。该解码装置包括多个串行级联的解码器,每个解码器具有不同的生成多项式,其中各不同生成多项式的积变为所述生成多项式,该不同生成多项式是由不同子多项式或由其积表示的,并且,各串行级联解码器中的第一级解码器接收所述码字比特流。各解码器中的每个解码器都执行软判决,并且;所述码字是线性块码。

    用于天线模式操控的电路、装置和方法

    公开(公告)号:CN104904134B

    公开(公告)日:2018-09-28

    申请号:CN201380068999.7

    申请日:2013-07-19

    Abstract: 提供一种在使用至少一个天线的信号接收装置中的天线模式操控(AMS)方法。该方法包括:针对所述信号接收装置中可用的天线模式中的每个,测量通过所述至少一个天线接收的信号的接收信号质量,以及基于所测量的接收信号质量从天线模式当中选择特定天线模式,以作为将在所述信号接收装置中使用的天线模式。

    通信系统中具有串行级联结构的编码器/解码器

    公开(公告)号:CN1133277C

    公开(公告)日:2003-12-31

    申请号:CN99802757.X

    申请日:1999-12-10

    Inventor: 金民龟

    Abstract: 公开了一种利用由多个子多项式的积代表的生成多项式对输入码字比特流进行解码的解码装置。该解码装置包括多个串行级联的解码器,每个解码器具有不同的子多项式,其中各不同子多项式的积变为所述生成多项式,该不同子多项式是由不同子多项式或由其积表示的,并且,各串行级联解码器中的第一级解码器接收所述码字比特流。各解码器中的每个解码器都执行软判决,并且,所述码字是线性块码。

    用于通信系统的交织/解交织设备和方法

    公开(公告)号:CN1122371C

    公开(公告)日:2003-09-24

    申请号:CN99801914.3

    申请日:1999-12-10

    Inventor: 金民龟

    CPC classification number: H03M13/2789 H03M13/2703 H03M13/275 H03M13/2764

    Abstract: 一种在存储器中从1到N的地址处顺序存储给定交织器尺寸N的输入比特符号,并从该存储器中读取存储的比特符号的设备,该设备包括:一表,用于存储满足等式N=2m×J的第一变量m和第二变量J;和一地址产生器,用于依据从表存储的第一和第二变量m和J产生一读地址。该读地址是由表达式2m(K mod J)+BRO(K/J)来确定的,其中K(0≤K≤(N-1))表示读取序列,并且BRO是用于通过比特反向将二进制值转换为十进制值的函数。

Patent Agency Ranking